JPH0457407A - 直列ｐｎパターン並列発生回路、および、該回路の構成方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概　要〕 直列ＰＮパターン（擬似ランダムパターン）を並列に発
生する直列ＰＮパターン並列発生回路に関し、 任意の次数の直列ＰＮパターンを任意の幅で並列に出力
することができ、且つ、この幅を、該ＰＮパターンの次
数より大きいか、または、以下の指定された範囲で可変
にできるように構成することを目的とし、 ｐ、　ｎ、　ｍ、　　ＩおよびＪをｎ≧Ｊ≧ｐ≧Ｉ、　
　ｎ〉ｍを満足する自然数とするとき、ｎ個のレジスタ
からなるｎ段のシフトレジスタと、前記シフトレジスタ
における最終段のレジスタ出力と第ｍ段目のレジスタ出
力との排他的論理和を第１段目のレジスタに印加するＥ
ＯＲ回路とを有してなるｎ次の帰還型シフトレジスタ回
路におけるｎ個のレジスタの各々の入力の値からなるｎ
次元の数ベクトルと、該ｎ個のレジスタの各々の出力の
値からなるｎ次元の数ベクトルとの関係を表現するｎ×
ｎ次元の正方行列を１乗した正方行列、および、前記Ｊ
≧ｐ≧Ｉ＋１を満足するｐの各位について、前記正方行
列をｐ乗した正方行列を元にして、前記Ｊ≧ｐ≧Ｉ＋１
を満足するｐの各位について、前記ｐ乗した正方行列各
々の第ｎ行目の行ベクトルαｐを、それぞれ、ｎ＋ｐ−
１行成分とするｎ＋Ｊ−Ｉ行ｎ列の行列を形成して、ｎ
個のレジスタの各々の入力の値からなるｎ次元の数ベク
トルと、該ｎ個のレジスタの各々の出力の値からなるｎ
次元の数ベクトルとの関係が前記ｎ＋Ｊ−Ｉ行ｎ列の行
列の第ｐ行〜第ｐ＋ｎ−１行成分から構成されるｎ×ｎ
行列によって表現されるように各レジスタの入力および
出力を互いに接続する回路を、前記ｎ個のレジスタを共
通に用いて、前記Ｊ≧ｐ≧Ｉ＋１の範囲のｐの各位につ
いて有し、前記ｎ個のレジスタの各レジスタの入力およ
び出力を前記Ｊ≧ｐ≧Ｉ＋１の範囲のｐの各位について
互いに接続する回路のうち、指定されたｐに対応する回
路のみを選択して接続するセレクタを有してなるように
構成する。

〔産業上の利用分野〕

本発明は、直列ＰＮパターン（擬似ランダムパターン）
を並列に発生する直列ＰＮパターン並列発生回路に関す
る。

直列ＰＮパターン（擬似ランダムパターン）を発生する
ためには、ｎ次の生成多項式 に基づく、周期２″−１のＭ系列発生回路が用いられて
いるが、このＰＮパターンをシリアルに発生させるため
には、発生させる回路も、このシリアル出力に等しいビ
ットレートで動作する必要があり、実現が困難となった
り、高速動作のために電力消費の大きい回路構成を用い
る必要が生ずる。

そのため、パラレル／シリアル変換することにより直列
ＰＮパターンの所定の長さの部分に等しくなるような並
列パターンを発生した後、この並列パターンをパラレル
／シリアル変換することにより、目的の直列パターンを
得る技術が知られている。これにより、擬似ランダムパ
ターンの発生回路の動作速度は上記の並列パターンの幅
に等しい倍数だけ遅くすることができる。

このような直列ＰＮパターン（擬似ランダムパターン）
を並列に発生する直列ＰＮパターン並列発生回路は、使
用目的に応じて任意の次数のＰＮパターンを任意の幅（
並列度）で出力する回路を構成することができることが
望まれており、さらに、このような回路をＬＳＩ化する
場合には、同一の回路において並列度を容易に変更でき
ることが望ましい。

〔従来の技術および発明が解決しようとする課題〕従来
の技術において、直列ＰＮパターン（擬似ランダムパタ
ーン）を並列に発生する直列ＰＮパターン並列発生回路
を構成する第１の方法は、並列出力の幅（並列度）ｐが
ｐ＝２ｋを満たすときにのみ用いられるもので、生成多
項式の次数をｎとするとき、２”　／ｐビットづつ直列
パターンの位相をずらしたｐ個の同−Ｍ系列を並列に設
けることによるものである。

また、第２の方法は、ｐ≦ｎ　（ｐがｎ以下）のときに
のみ用いられ、ｎ次の生成多項式Ｘｈ＋Ｘ″１±１　　
（１＜ｍ＜ｎ）に基づく、周期２１１１のＭ系列発生回
路を構成するｎ個のフリップフロップ回路各々のデータ
入力ｄ＋　　（ｉ＝１〜ｎ）を要素とする数ベクトルｄ
と、各々のデータ出力Ｑｌ　　（１＝１〜ｎ）を要素と
する数ベクトルｑとの関係をｄ＝Ａｑで表すｎ次の正方
行列Ａを基に、Ａ’を計算し、各々のデータ入力ｄｉ　
（１＝１〜ｎ）を要素とする数ベクトルｄと、各々のデ
ータ出力ｑｔ（ｉ＝１〜ｎ）を要素とする数ベクトルｑ
との関係がｄ　＝　ＡＰ　ｑで表わされる回路を構成し
、この回路を構成するｎ個のフリップフロップ回路のう
ち任意の連続するｐ個のフリップフロップ回路の出力を
並列に取り出すことによるものである。

しかしながら、従来は、同一の回路において並列度を容
易に変更できる技術は存在しなかった。

さらに、上記の第１および第２の方法によっては、それ
ぞれ、ｐ’＝２にの場合、および、ｐ≦ｎの場合につい
ては、直列ＰＮパターン（擬似ランダムパターン）を並
列に発生する直列ＰＮパターン並列発生回路を構成する
ことができるが、それ以外の任意のｐについて直列ＰＮ
パターン（擬似ランダムパターン）を並列に発生する直
列ＰＮパターン並列発生回路を構成することはできない
という問題があった。

本発明は、上記の問題点に鑑み、なされたもので、任意
の次数の直列ＰＮパターンを任意の幅で並列に出力する
ことができ、且つ、この幅を、該ＰＮパターンの次数よ
り大きいか、または、以下の指定された範囲で可変にで
きるように構成することができる直列ＰＮパターン並列
発生回路を提供すること、および該直列ＰＮパターン並
列発生回路の構成方法を提供することを目的とするもの
である。

〔課題を解決するための手段〕

第１図は、本発明の第１の形態による直列ＰＮパターン
並列発生回路の構成方法の基本手順を示す図である。本
発明の第１の形態においては、ｐ。

ｎ、ｍ、ＩおよびＪをｎ≧Ｊ≧ｐ≧Ｉ、ｎ＞ｍを満足す
る自然数とする。

第１図において、（１）は、ｎ個のレジスタからなるｎ
段のシフトレジスタと、前記シフトレジスタにおける最
終段のレジスタ出力と第ｍ段目のレジスタ出力との排他
的論理和を第１段目のレジスタに印加するＥＯＲ回路と
を有してなるｎ次の帰還型シフトレジスタ回路を構成す
る第１のステップ、（２）は、前記ｎ段の帰還型シフト
レジスタにおけるｎ個のレジスタの各々の入力の値から
なるｎ次元の数ベクトルと、該ｎ個のレジスタの各々の
出力の値からなるｎ次元の数ベクトルとの関係を表現す
るｎ×ｎ次元の正方行列を求める第２のステップ、 （３）は、前記正方行列を１乗した正方行列を求め、前
記ｊ≧ｐ≧Ｉ＋ｌを満足するｐの各位について、前記正
方行列をｐ乗した正方行列を求める第３のステップ、 （４）は、前記Ｊ≧ｐ≧Ｉ＋１を満足するｐの各値につ
いて、前Ｅｐ乗した正方行列各々の第ｎ行目の行ベクト
ルαｐを求めて、該Ｊ≧ｐ≧Ｉ＋１の範囲の行ベクトル
αｐを、それぞれ、ｎ＋ｐ　−ｙ１１成分とし、前記ｎ
×ｎ次元の正方行列を１〜ｎ行成分とするｎ＋Ｊ−Ｉ行
ｎ列の行列を形成する第４のステップ、そして、 （５）および（６）は、ｎ個のレジスタの各々の入力の
値からなるｎ次元の数ベクトルと、該ｎ個のレジスタの
各々の出力の値からなるｎ次元の数ベクトルとの関係が
前記ｎ＋Ｊ−Ｉ行ｎ列の行列の第ｐ行〜第ｐ＋ｎ−１行
成分から構成されるｎ×ｎ行列によって表現されるよう
に各レジスタの入力および出力を互いに接続する回路を
、前記ｎ個のレジスタを共通に用いて、前記Ｊ≧ｐ≧Ｉ
＋１の範囲の各ｐの値について構成する第５のステップ
、および、 前記ｎ個のレジスタの各レジスタの入力および出力を前
記Ｊ≧ｐ≧Ｉ＋１の範囲の各ｐの値について互いに接続
する回路のうち、指定されたｐに対応する回路のみを選
択して接続するセレクタを設ける第６のステップを示す
ものである。

第２図は、本発明の第２の形態による直列ＰＮパターン
並列発生回路の構成方法の基本手順を示す図である。本
発明の第２の形態においては、Ｎ。

ｐ、　ｎ、　ｍ、　　ＩおよびＪをＮ≧Ｊ≧ｐ≧Ｉ＞ｎ
＞ｍを満足する自然数とする。

第２図において、（１）は、ｎ個のレジスタからなるｎ
段のシフトレジスタと、前記シフトレジスタにおける最
終段のレジスタ出力と第ｍ段目のレジスタ出力との排他
的論理和を第１段目のレジスタに印加するＥＯＲ回路と
を有してなるｎ次の帰還型シフトレジスタ回路、および
、前記ｎ段のシフトレジスタの最終段のレジスタの出力
に直列に接続され、Ｎ−ｎ個のレジスタからなるＮ−ｎ
段のシフトレジスタから構成されるＮ段の帰還型シフト
レジスタを構成する第１のステップ、〔２〕は、前記Ｎ
段の帰還型シフトレジスタにおけるＮ個のレジスタの各
々の入力の値からなるＮ次元の数ベクトルと、該Ｎ個の
レジスタの各々の出力の値からなるＮ次元の数ベクトル
との関係を表現するＮ×Ｎ次元の正方行列を求約る第２
のステップ、 （３）は、前記正方行列を１乗した正方行列を求め、前
記Ｊ≧ｐ≧Ｉ＋１を満足するｐの各位について、前記正
方行列をｐ乗した正方行列を求める第３のステップ、 （４）は、前記Ｊ≧ｐ≧Ｉ＋１を満足するｐの各位につ
いて、前記ｐ乗した正方行列各々の第ｎ行目の行ベクト
ルαｐを求めて、該Ｊ≧ｐ≧Ｉ＋１の範囲の行ベクトル
αｐを、それぞれ、Ｎ＋ｐ−１行成分とし、前記Ｎ×Ｎ
次元の正方行列を１〜Ｎ行成分とするＮ十Ｊ−Ｉ行Ｎ列
の行列を形成する第４のステップ、そして、 （５）および（６）は、Ｎ個のレジスタの各々の入力の
値からなるＮ次元の数ベクトルと、該Ｎ個のレジスタの
各々の出力の値からなるＮ次元の数ベクトルとの関係が
前記Ｎ＋Ｊ−４行Ｎ列の行列の第ｐ行〜第ｐ＋Ｎ−１行
成分から構成されるＮ×Ｎ行列によって表現されるよう
に各レジスタの入力および出力を互いに接続する回路を
、前記Ｎ個のレジスタを共通に用いて、前記Ｊ≧ｐ≧Ｉ
＋１の範囲のｐの各位について構成する第５のステップ
、および、 前記Ｎ個のレジスタの各レジスタの入力および出力を前
記Ｊ≧ｐ≧Ｉ＋１の範囲のｐの各位について互いに接続
する回路のうち、指定されたｐに対応する回路のみを選
択して接続するセレクタを設ける第６のステップを示す
ものである。

なお、本発明の第１および第２の形態において、上記の
行列と数ベクトルとの演算において、加算は排他的論理
和としている。

〔作　用〕

第３図は、ｎ次の生成多項式Ｘ”　＋ＸＩ″−’　＋　
１（１＜ｍ＜ｎ）に基づく、周期２″−１のＭ系列発生
回路の１例としてｎ次の生成多項式ｘ”　＋ｘ’＋１に
基づく、周期２”−１のＭ系列発生回路（帰還型シフト
レジスタ回路）の構成を示すものである。第３図におい
て、１□、１２．・・・Ｉｎ−２＋１、．、１□は、そ
れぞれ、ラッチ回路（レジスタ）、そして、２はＥＯＲ
回路であり、各ラッチ回路において、ｄｉ　　（ｉ＝ｌ
〜ｎ）はデータ入力端子、そして、Ｑｉ（ｉ＝１〜ｎ）
は出力端子を示す。

生成多項式Ｘ”　＋　Ｘ’　＋　１１：基ツキ、ＥＯＲ
回路２によって、ｎ−１段目のラッチ回路１２の出力ｑ
２およびｎ段目のラッチ回路１１の出力ｑ１の排他的論
理和が演算され、第１段目のラッチ回路１゜のデータ入
力ｄｎに印加されている。

第４図は、上記の本発明の第２のステップ２によって第
２図のｎ段の帰還型シフトレジスタ回路の最終段のレジ
スタの出力に直列にｐ−ｎ個のラッチ回路（レジスタ）
からなるｐ−ｎ段のシフトレジスタを接続した回路に等
価な、ｐ段の帰還型シフトレジスタ回路の構成を示すも
のである。第４図において、ＩＺ＋１’２＋・・・１′
、−は、それぞれ、上記のｐ−ｎ段のシフトレジスタを
構成するｐ−ｎ個のラッチ回路である。

第５図は、第３図に１例を示すようなｎ段の帰還型シフ
トレジスタ回路を構成するｐ個のレジスタの各々の入力
値を要素とする数ベクトルと、該ｐ個のレジスタの各々
の出力値を要素とする数ベクトルとの関係を示す正方行
列、あるいは、第４図に１例を示すようなｐ段の帰還型
シフトレジスタ回路を構成するｐ個のレジスタの各々の
入力値を要素とする数ベクトルと、該ｐ個のレジスタの
各々の８カ値を要素とする数ベクトルとの関係を示す正
方行列を示す図である。第５図において、Ｎは上記のｎ
またはｐを示す。第５図は、Ｎ段の帰還型シフトレジス
タ回路を構成するＮ個のレジスタ、．１２．・・・１□
２＋ｌＮ−１＋ＩＮの各々の入力値をｄ１、ｄ２．　　
・・・ｄＮとし、該ｐ個のレジスタ１１＋　　１２＋・
・・Ｉ　Ｗ−２＋　　Ｉ　Ｎ−１＋　　ｌ　）’の各々
の出力値をｑ１、ｑ２．　　・・・ｑＮとして、これら
の入力値ｄｉ、ｄ２．　　・・・ｄＮを要素とする数ベ
クトルｄと、これらの出力値ｑ、ｑ２゜・・・ｑＮを要
素とする数ベクトルｑとの関係を示す正方行列を表現す
る方法を示すものである。

第５図の表現方法においては、上記の正方行列は、ｎ次
の生成多項式Ｘ″＋Ｘ″−”　＋　１に基づく、周期２
″−１のＭ系列発生回路（帰還型シフトレジスタ回路）
においては、１≦ｉ≦Ｎ　（Ｎはｎまたはｐ）として、
１段目のレジスタの出力ｑｌはｉ−１段目のレジスタの
入力ｄ１−１として印加されるので互いに等しく、また
、ｍ段目のレジスタの出力とｎ段目のレジスタの出力と
の排他的論理和が１段目のレジスタの入力として印加さ
れるので、（ｃ１、Ｃ２，・・・・ｃＮ）＝　（ｃｌ。

Ｃ２，−・−−ｃｐ）＝　（０，・・・０，１，０゜・
・０．　、　０・・・０）、または、（ｃｌ。

Ｃ２，・−−−ＣＮ）＝（Ｃ１，Ｃ２，・・・・ｃｎ）
　＝　（１，Ｏ，・・０．、０．　・・Ｏ）と表される
。ここで、「１」となるのは、第３図の場合、ｎ行ｍ＋
１列の要素およびｎ行１列の要素である。例えば、生成
多項式Ｘ″＋ｘ’＋１に基づく、周期２”−１のＭ系列
発生回路（帰還型シフトレジスタ回路）の場合、（ＣＩ
、Ｃ２，・・・・ＣＮ）＝（ｃ１、Ｃ２，・・・・ｃｐ
）＝（１，１，０・・・０）と表される。ここで、「１
」となるのは、ｎ行１列の要素およびｎ行２列の要素で
ある。また、第４図の場合、ｐ行ｐ−ｎ＋ｍ＋１列の要
素およびｐ行ｐ−ｎ＋１列の要素である。例えば、生成
多項式ｘ”　＋ｘ’　＋１に基づく、周期２ｈ−１のＭ
系列発生回路（帰還型シフトレジスタ回路）の場合、（
Ｃ１，Ｃ２゜・・・ｃＮ）＝　（Ｃ１，Ｃ２，・・＝ｃ
ｎ）＝（０，・・・０．１，、０・・・０）と表される
。ここで、「１」となるのは、ｐ行ｐ−ｎ＋２列の要素
およびｐ行ｐｎ＋１列の要素である。

また、第４図の場合、クロックの第ｔサイクルにおける
数ベクトルｄ　（ｔ）とクロックの第ｔ−１サイクルに
おける数ベクトルＱ　（ｔ＋１）との間には、ｑ　（ｔ
＋１）＝ｄ　（ｔ）の関係があり、クロックの第ｔサイ
クルにおける数ベクトルｑ（１）とクロックの第ｔ−１
サイクルにおける数ベクトルｑ（ｔ−１）との間には、
ｑ　　（ｔ）　＝Ａｑ（ｔ−１）の関係があるので、ｑ
　（ｔ）　＝Ａｔｑ（０）の関係が成り立つ。ここで、
Ｂ＝Ａ’、そして、ｒ　（ｔ）＝ｑ　　（ｐ＊ｔ）とお
くと、ｒ（ｔ）＝Ｂｔｒ　　（０）＝Ａ”ｔＱ　（０）
＝Ｑ　（ｐ＊ｔ）となるので、Ｑ　（ｔ）ばかりでなく
、ｒ　　（ｔ）も第４図の回路の発生系列上にある。そ
して、ｒ（ｔ＋１）＝ｑ　（ｐ＊　（ｔ＋１））もまた
第４図の回路の発生系列上にあり、ｒ　（ｔ＋１）　＝
ｑ（ｐ＊　（ｔ＋１））＝Ｂｒ　（ｔ）＝　（Ａ’）ｑ
（ｐ＊ｔ）であるので、ｒ　（ｔ＋１）＝Ｑ　（ｐ＊（
ｔ＋１））の各要素はｒ　（ｔ）＝ｑ　（ｐ＊ｔ）の各
要素に対して、その発生系列上でｐタイムスロット遷移
している。ここで、第５図の表現方法においては、数ベ
クトルｒ　（ｔ）の１番目の要素ｒｌ（ｔ）は、ｐ番目
の要素ｒｐ　（ｔ）からｐタイムスロット遷移している
ので、数ベクトルｒ（１）の１番目の要素ｒｌ（ｔ）は
、次のサイクルノ数ベクトルｒ　（ｔ＋１）のｐ番目の
要素ｒｐ（ｔ＋１）に発生系列上で連続している。した
がって、数ベクトルｒ　（ｔ）のｐ個の要素をｒｐ（１
）→ｒｌ（ｔ）の方向に多重化（パラレル・シリアル変
換）すれば、元の発生系列が得られる。

第１図または第２図の（４）に示されたＮ＋Ｊ−Ｉ行Ｎ
列行列Ｘの第ｐ行〜第ｐ＋Ｎ−１行成分から構成される
Ｎ×Ｎ行列は、前記Ｊ≧ｐ≧工の範囲のｐの各位につい
てＡ’に等しい。さらに、第１図または第２図の（５）
に示された式ｙ＝ｘｑの第ｐ行〜第ｐ＋Ｎ−１行成分は
、前記Ｊ≧ｐ≧Ｉの範囲のｐの各位についてｐ個のレジ
スタの入力と出力との関係を示す式ｄ＝Ａ’ｑに等しく
なっている。

したがって、前記Ｊ≧ｐ≧Ｉの範囲のｐの各位について
、第１図または第２図の（５）に示された式ｙ＝ｘｑの
第ｐ行〜第ｐ＋Ｎ−１行成分によって示されるようにｐ
個のレジスタの入力と出力との接続を行う回路を構成す
れば、直列ＰＮパターンを並列度ｐで出力する回路が実
現される。さらに、ここで、Ｊ≧ｐ≧工の範囲のｐの各
位について前記Ｎ個のレジスタを共通にして、各レジス
タの入力および出力を前記Ｊ≧ｐ≧Ｉ＋１の範囲の各ｐ
の値について互いに接続する回路のうち、指定されたｐ
に対応する回路のみを選択して接続するセレクタを設け
ることにより、セレクタの切り換えによって、Ｊ≧ｐ≧
Ｉ＋１の範囲で出力の並列度が可変な回路が実現できる
。

第６図は、このようにして構成される直列ＰＮパターン
並列発生回路の一般構成を示すものである。第６図にお
いて、ＦＦ１１〜ＦＦＮは、上記のｎ個のレジスタ、１
００は、第１図または第２図の（５）式にしたがって、
レジスタＦＦ１１〜ＦＦＮの出力ｑ１、ｑ２．　　・・
・ｑＮからＪ≧ｐ≧工十１の範囲の全てのｐの値につい
て各レジスタへの入力値となる値ｙ、ｙ２．　　・・・
ｙＮ＋Ｊ−■を発生する回路、そして、５ＥＬ１１〜５
ＥＬＮは、上記のセレクタであって、各レジスタに入力
する値を、指定された並列度ｐの値に応じて、上記のｙ
１、　　ｙ２．　　・・・ｙＮ＋Ｊ−Ｉの中から選択し
て対応するレジスタに印加するものである。

〔実施例〕

〔本発明の第１の実施例〕 本発明の第１の実施例においては、ＰＮパターンの次数
に対する要求がｎ＝５であって、並列度ｐを１≦ｐ≦５
の範囲で可変にする直列ＰＮパターン発生回路を構成す
る手順の１例、および、構成された直列ＰＮパターン発
生回路を示す。

第７図は、本発明の第１の実施例において直列ＰＮパタ
ーン並列発生回路を構成するた於に用いる帰還型シフト
レジスタ回路の構成を示すものである。第７図の構成は
、生成多項式Ｘ５＋Ｘ２＋１に基づく、周期２５−１の
Ｍ系列発生回路（帰還型シフトレジスタ回路）を示すも
のであり、ＦＦ１〜ＦＦ５は、それぞれ、フリップフロ
ップ回路であって、入力ｄｉおよび出力ｑｉ　　（ｉ＝
１〜５）を有する。

第７図の構成において、第５図のように、レジスタ（フ
リップフロップ回路）の入力値を要素とする数ベクトル
ｄと、出力値を要素とする数ベクトルｑとの関係を表現
する行列Ａは、第８図に示される。次に、本発明の第１
の形態の手順（第１図）に従い、行列Ｘを求する。上記
のように、■＝１≦ｐ≦５＝Ｊであるので、行列Ｘの第
１〜５行は行列Ａに等しい。そして、行列Ｘの第６行は
行列Ａ２の第５行に等しく、行列Ｘの第７行は行列Ａ３
の第５行に等しく、行列Ｘの第８行は行列Ａ４の第５行
に等しく、行列Ｘの第９行は行列Ａ５の第５行に等しい
ので、結局、第８図に示されるように行列Ｘが得られる
。第８図の行列Ｘにおいても、その第２〜６行は行列Ａ
２に等しく、その第３〜７行は行列Ａ３に等しく、その
第４〜８行は行列Ａ４に等しく、その第５〜９行は行列
Ａ５に等しい。゛さらに、本発明の第１の形態の手順（
第１図（５））に従い、ｙ＝ｘｑを演算すると、第８図
の右側に示される関係が得られる。本発明により、第８
図の関係式の第１〜５行は式ｄ＝Ａｑに等しい。そして
、第８図の関係式の第２〜６行は式ｄ＝Ａ’　ｑに等し
く、第８図の関係式の第３〜７行は式ｄ＝Ａ３　ｑに等
しく、第８図の関係式の第４〜８行は式ｄ＝Ａ’、ｑに
等しく、第８図の関係式の第５〜９行は式ｄ＝Ａ５　ｑ
に等しい。

すなわち、ここで、５個のレジスタを共通にするとき、
式ｄ＝Ａｑ　（第８図の関係式の第１〜５行）の関係が
成立するように５個のレジスタの入出力間を接続すると
、第７図の構成から得られる直列ＰＮパターンの並列度
１　（すなわち、これは第７図の構成のシリアル出力に
等しいので、これ自体は実用上意味はない）の出力が得
られ、式ｄ＝Ａ２ｑ　（第８図の関係式の第２〜６行）
の関係が成立するように５個のレジスタの入出力間を接
続すると、第７図の構成から得られる直列ＰＮパターン
の並列度２の出力が、連続する任意の２個のレジスタか
ら、得られ、式ｄ＝Ａ３ｑ　（第８図の関係式の第３〜
７行）の関係が成立するように５個のレジスタの入出力
間を接続すると、第７図の構成から得られる直列ＰＮパ
ターンの並列度３の出力が、連続する任意の３個のレジ
スタから得られ、式ｄ＝Ａ’　ｑ　（第８図の関係式の
第４〜８行）の関係が成立するように５個のレジスタの
入８力間を接続すると、第７図の構成から得られる直列
ＰＮパターンの並列度４の出力が、連続する任意の４個
のレジスタから得られ、式ｄ＝ＡＳ　ｑ（第８図の関係
式の第５〜９行）の関係が成立するように５個のレジス
タの入出力間を接続すると、第７図の構成から得られる
直列ＰＮパターンの並列度５の出力が５個のレジスタか
ら得られる。ここで、上記の連続するレジスタからの出
力においてＭ系列の直列ＰＮパターンの各ピットが並ぶ
順は、数ベクトルｑの要素に対応する第７図の構成のレ
ジスタ（フリップフロップ回路）を流れるデータの順に
対応して、Ｑ５．Ｑ４．　　・・・ｑｌの順である。

さらに、本発明により、上記の５個のレジスタの入出力
間の接続に関する上記の５種類の接続の何れかを並列度
の指定に応じて切り換えるセレクタを設ける。その結果
は第９図に示されている。

第９図において、破線１０１内の構成は、上記の第８図
の関係式から得られる５種類の接続を得るために、５個
のレジスタの出力ｑ、ｑ２．　　・・・ｑ５から第８図
の関係式の右辺の９要素に対応する８カを得るものであ
る。ここで、前述のように、行列と数ベクトルとの演算
において加算は排他的論理和としているので、各加算は
ＥＯＲ回路によって実現されている。第９図のセレクタ
５ＥＬ１２は、並列度ｐが１〜５の何れかに応じて、回
路１０１の８力のうち、それぞれ、ｙ１、・・・ｙ５を
選択してフリップフロップ回路ＦＦ１２のデータ入力ｄ
１に印加し、第９図のセレクタ５ＥＬ２２は、並列度ｐ
が１〜５の何れかに応じて、回路１０１の出力のうち、
それぞれ、ｙ２．・・・ｙ６を選択してフリップフロッ
プ回路ＦＦ２２のデータ入力ｄ２に印加し、第９図のセ
レクタ５ＥＬ３２は、並列度ｐが１〜５の何れかに応じ
て、回路１０１の出力のうち、それぞれ、ｙ３．・・・
ｙｌを選択してフリップフロップ回路ＦＦ３２のデータ
入力ｄ３に印加し、第９図のセレクタ５ＥＬ４２は、並
列度ｐが１〜５の何れかに応じて、回路１０１の出力の
うち、それぞれ、ｙ４．・・・ｙ８を選択してフリップ
フロップ回路ＦＦ４２のデータ入力ｄ４に印加し、第９
図のセレクタ５ＥＬ５２は、並列度ｐが１〜５の何れか
に応じて、回路１０１の出力のうち、それぞれ、ｙ５．
・・・ｙ９を選択してフリップフロップ回路ＦＦ５２の
データ入力ｄ５に印加する。こうして、第９図の構成に
おいては、並列度ｐの指定に応じて、上記の式ｄ＝Ａｑ
、式ｄ＝Ａ２ｑ、式ｄ＝Ａ３ｑ。

式ｄ＝Ａ’　Ｃ１，および、式ｄ＝Ａ５ｑの何れかの関
係が成立するように５個のレジスタの入出力間が接続さ
れる。第９図の構成において、多重化順序とじてに示さ
れるように、上記の連続するレジスタからの出力におい
てＭ系列の直列ＰＮパターンの各ビットが並ぶ順は、数
ベクトルｑの要素に対応する第７図の構成のレジスタ（
フリップフロップ回路）を流れるデータの順に対応して
、ｑ５゜ｑ４．・・・ｑｌの順である。なお、この順序
は循環的に入替えてもよい。こうして、これらの並列出
力を上記の順に多重化すれば、２５−１の周期を有する
５次の直列ＰＮパターンが得られる。

〔本発明の第２の実施例〕 本発明の第２の実施例においては、ＰＮパターンの次数
に対する要求がｎ＝７であって、並列度ｐを４≦ｐ≦６
の範囲で可変にする直列ＰＮパターン発生回路を構成す
る手順の１例、および、構成された直列ＰＮパターン発
生回路を示す。

第１０図は、本発明の第２の実施例において直列ＰＮパ
ターン並列発生回路を構成するたｔに用いる帰還型シフ
トレジスタ回路の構成を示すものである。第１０図の構
成は、生成多項式ｘ’　＋ｘ’＋１に基づく、周期２７
−１のＭ系列発生回路（帰還型シフトレジスタ回路）を
示すものであり、ＦＦＩ〜ＦＦ７は、それぞれ、フリッ
プフロップ回路であって、入力ｄｉおよび出力ｑｉ　　
（ｉ＝１〜７）を有する。

第１０図の構成において、第５図のように、レジスタ　
（フリップフロップ回路）の入力値を要素とする数ベク
トルｄと、出力値を要素とする数ベクトルｑとの関係を
表現する行列Ａは、第１１図に示される。次に、本発明
の第１の形態の手順（第１図）に従い、行列Ｘを求める
。上記のように、Ｉ＝４≦ｐ≦６＝Ｊであるので、行列
Ｘの第１〜７行は行列Ａ４に等しい。そして、行列Ｘの
第８行は行列Ａ５の第７行に等しく、行列Ｘの第９行は
行列Ａ６の第７行に等しいので、結局、第１１図に示さ
れるように行列Ｘが得られる。第１１図の行列Ｘにおい
ても、その第２〜８行は行列Ａ５に等しく、その第３〜
９行は行列Ａ６に等しい。さらに、本発明の第１の形態
の手順（第１図（５））に従い、ｙ＝ｘｑを演算すると
、第１１図の右側に示される関係が得られる。本発明に
より、第１１図の関係式の第１〜７行は式ｄ＝Ａ’　ｑ
に等しい。そして、第１１図の関係式の第２〜８行は式
ｄ−Ａ５　ｑに等しく、第１１図の関係式の第３〜９行
は式ｄ＝Ａ６　ｑに等しい。

すなわち、ここで、７個のレジスタを共通にするとき、
式ｄ＝Ａ’　ｑ　（第１１図の関係式の第１〜７行）の
関係が成立するように７個のレジスタの入出力間を接続
すると、第１０図の構成から得られる直列ＰＮパターン
の並列度４の出力が、連続する任意の４個のレジスタか
ら得られ、式ｄ＝Ａ５ｑ（第１１図の関係式の第２〜８
行）の関係が成立するように７個のレジスタの入出力間
を接続すると、第１０図の構成から得られる直列ＰＮパ
ターンの並列度５の出力が、連続する任意の５個のレジ
スタから、得られ、式ｄ＝Ａ６ｑ　（第１１図の関係式
の第３〜９行）の関係が成立するように７個のレジスタ
の入出力間を接続すると、第１０図の構成から得られる
直列ＰＮパターンの並列度６の出力が、連続する任意の
６個のレジスタから得られる。ここで、上記の連続する
レジスタからの出力においてＭ系列の直列ＰＮパターン
の各ビットが並ぶ順は、数ベクトルｑの要素に対応する
第１０図の構成のレジスタ（フリップフロップ回路）を
流れるデータの順に対応して、Ｑ？。

ｑ６．　　・・・ｑｌの順である。

さらに、本発明により、上記の７個のレジスタの入出力
間の接続に関する上記の３種類の接続の何れかを並列度
の指定に応じて切り換えるセレクタを設ける。その結果
は第１２図に示されている。

第１２図において、破線１０２内の構成は、上記の第１
１図の関係式から得られる３種類の接続を得るために、
７個のレジスタの出力ｑ１、ｑ２゜・・・ｑｌから第１
１図の関係式の右辺の９要素に対応する出力を得るもの
である。ここで、前述のように、行列と数ベクトルとの
演算において加算は排他的論理和としているので、各加
算はＥＯＲ回路によって実現されている。第１２図のセ
レクタ５ＥＬ１３は、並列度ｐが４〜６の何れかに応じ
て、回路１０２の出力のうち、それぞれ、ｙ１、・・・
ｙ３を選択してフリップフロップ回路ＦＦ１３のデータ
入力ｄ１に印加し、第１２図のセレクタ５ＥＬ２３は、
並列度ｐが４〜６の何れかに応じて、回路１０２の出力
のうち、それぞれ、ｙ２．　　・・・ｙ４を選択してフ
リップフロップ回路ＦＦ２３のデータ入力ｄ２に印加し
、第１２図のセレクタ５ＥＬ３３は、並列度ｐが４〜６
の何れかに応じて、回路１０２の出力のうち、それぞれ
、ｙ３．・・・ｙ５を選択してフリップフロップ回路Ｆ
Ｆ３３のデータ入力ｄ３に印加し、第１２図のセレクタ
５ＥＬ４３は、並列度ｐが４〜６の何れかに応じて、回
路１０２の出力のうち、それぞれ、ｙ４．・・・ｙ６を
選択してフリップフロップ回路ＦＦ４３のデータ入力ｄ
４に印加し、第１２図のセレクタ５ＥＬ５３は、並列度
ｐが４〜６の何れかに応じて、回路１０２の出力のうち
、それぞれ、ｙ５．・・・ｙｌを選択してフリップフロ
ップ回路ＦＦ５３のデータ入力ｄ５に印加する。こうし
て、第１２図の構成においては、並列度ｐの指定に応じ
て、上記の式ｄ＝Ａ’　Ｃ１、式ｄ＝ＡＳ　ｑ、および
、式ｄ＝Ａ”　ｑの何れかの関係が成立するように７個
のレジスタの入出力間が接続される。第１２図の構成に
おいて、多重化順序とじてに示されるように、上記の連
続するレジスタからの出力においてＭ系列の直列ＰＮパ
ターンの各ビットが並ぶ順は、数ベクトルｑの要素に対
応する第１０図の構成のレジスタ（フリップフロップ回
路）を流れるデータの順に対応して、ｑｌ。

Ｑ６．　　・・・ｑｌの順である。なお、この順序は循
環的に入替えてもよい。こうして、これらの並列出力を
上記の順に多重化すれば、２７−１の周期を有する７次
の直列ＰＮパターンが得られる。

〔本発明の第３の実施例〕 本発明の第３の実施例においては、ＰＮパターンの次数
に対する要求がｎ＝７であって、並列度ｐを８≦ｐ≦９
の範囲で可変にする直列ＰＮパターン発生回路を構成す
る手順の１例、および、構成された直列ＰＮパターン発
生回路を示す。

第１３図は、本発明の第３の実施例において直列ＰＮパ
ターン並列発生回路を構成するたｔに用いる帰還型シフ
トレジスタ回路の構成を示すものである。第１３図の構
成は、生成多項式ｘ７＋ｘ’＋１に基づく、周期２７−
１のＭ系列発生回路（帰還型シフトレジスタ回路）の出
力側に直列に２ビツトのシフトレジスタを接続してなる
ものであり、ＦＦ１５〜ＦＦ９５は、それぞれ、フリッ
プフロップ回路であって、入力ｄｉおよび出力ｑｉ　　
（ｉ＝１〜９）を有する。

第１３図の構成において、第５図のように、レジスタ（
フリップフロップ回路）の入力値を要素とする数ベクト
ルｄと、出力値を要素とする数ベクトルｑとの関係を表
現する行列Ａは、第１４図に示される。次に、本発明の
第２の形態の手順（第２図）に従い、行列Ｘを求める。

上記のように、■＝８≦ｐ≦９＝Ｊであるので、行列Ｘ
の第１〜９行は行列Ａ８に等しい。そして、行列Ｘの第
１０行は行列Ａ９の第９行に等しいので、結局、第１４
図に示されるように行列Ｘが得られる。第１４図の行列
Ｘにおいても、その第２〜１０行は行列Ａ９に等しい。

さらに、本発明の第２の形態の手順（第１図（５））に
従い、ｙ＝ｘｑを演算すると、第１４図の右側に示され
る関係が得られる。

本発明により、第１４図の関係式の第１〜９行は式ｄ＝
Ａ８ｑに等しい。そして、第１４図の関係式の第２〜１
０行は式ｄ＝Ａ９　（ｌに等しい。

すなわち、ここで、９個のレジスタを共通にするとき、
式ｄ＝Ａ”　ｑ　（第１４図の関係式の第１〜９行）の
関係が成立するように９個のレジスタの入出力間を接続
すると、第１３図の構成から得られる直列ＰＮパターン
の並列度８の出力が、連続する任意の８個のレジスタか
ら得られ、式ｄ＝Ａ’　ｑ　（第１４図の関係式の第２
〜１０行）の関係が成立するように９個のレジスタの入
出力間を接続すると、第１３図の構成から得られる直列
ＰＮパターンの並列度９の出力が、連続する９個のレジ
スタから得られる。ここで、上記の連続するレジスタか
らの出力においてＭ系列の直列ＰＮパターンの各ビット
が並ぶ順は、数ベクトルｑの要素に対応する第１３図の
構成のレジスタ（フリップフロップ回路）を流れるデー
タの順に対応して、ｑ９．ｑ８．　　・・・ｑｌの順で
ある。

さらに、本発明により、上記の９個のレジスタの入出力
間の接続に関する上記の２種類の接続の何れかを並列度
の指定に応じて切り換えるセレクタを設ける。その結果
は第１５図に示されている。

第１５図において、破線１０３内の構成は、上記の第１
４図の関係式から得られる２種類の接続を得るために、
９個のレジスタの出力Ｑ１、Ｑ２゜・・・ｑ９から第１
４図の関係式の右辺の１０要素に対応する出力を得るも
のである。ここで、前述のように、行列と数ベクトルと
の演算において加算は排他的論理和としているので、各
加算はＥＯＲ回路によって実現されている。第１５図の
セレクタ５ＥＬ１４は、並列度ｐが８および９の何れか
に応じて、回路１０３の出力のうち、それぞれ、ｙｌお
よびｙ２を選択してフリップフロップ回路ＦＦ１４のデ
ータ入力ｄ１に印加し、第１５図のセレクタ５ＥＬ２４
は、並列度ｐが８および９の何れかに応じて、回路１０
３の出力のうち、それぞれ、ｙ２およびｙ３を選択して
フリップフロップ回路ＦＦ２４のデータ入力ｄ２に印加
し、第１５図のセレクタ５ＥＬ３４は、並列度ｐが８お
よび９の何れかに応じて、回路１０３の出力のうち、そ
れぞれ、ｙ３およびｙ４を選択してフリップフロップ回
路ＦＦ３４のデータ入力ｄ３に印加し、第１５図のセレ
クタ５ＥＬ４４は、並列度ｐが８および９の何れかに応
じて、回路１０３の出力のうち、それぞれ、ｙ４および
ｙ５を選択してフリップフロップ回路ＦＦ４４のデータ
入力ｄ４に印加し、第１５図のセレクタ５ＥＬ５４は、
並列度ｐが８および９の何れかに応じて、回路１０３の
出力のうち、それぞれ、ｙ５およびｙ６を選択してフリ
ップフロップ回路ＦＦ５４のデータ入力ｄ５に印加し、
第１５図のセレクタ５ＥＬ６４は、並列度ｐが８および
９の何れかに応じて、回路１０３の出力のうち、それぞ
れ、ｙ６およびｙｌを選択してフリップフロップ回路Ｆ
Ｆ６４のデータ入力ｄ６に印加し、第１５図のセレクタ
５ＥＬ７４は、並列度ｐが８および９の何れかに応じて
、回路１０３の出力のうち、それぞれ、ｙｌおよびｙ８
を選択してフリップフロップ回路ＦＦ７４のデータ入力
ｄ７に印加し、第１５図のセレクタ５ＥＬ８４は、並列
度ｐが８および９の何れかに応じて、回路１０３の出力
のうち、それぞれ、ｙ８およびｙ９を選択してフリップ
フロップ回路ＦＦ８４（Ｄｆ−夕入力ｄ８に印加し、第
１５ｒｌ！Ｊ（７）セレクタ５ＥＬ９４は、並列度ｐが
８および９の何れかに応じて、回路１０３の出力のうち
、それぞれ、ｙ９およびｙｌＯを選択してフリップフロ
ップ回路ＦＦ９４のデータ入力ｄ９に印加する。

こうして、第１５図の構成においては、並列度ｐの指定
に応じて、上記の式ｄ＝Ａ”　ｑ、および、式ｄ＝Ａ９
ｑの何れかの関係が成立するように９個のレジスタの入
出力間が接続される。第１５図の構成において、多重化
順序とじてに示されるように、上記の連続するレジスタ
からの出力においてＭ系列の直列ＰＮパターンの各ビッ
トが並ぶ順は、数ベクトルｑの要素に対応する第１３図
の構成のレジスタ　（フリップフロップ回路）を流れる
データの順に対応して、ｑ９．ｑ８．　　・・・ｑｌの
順である。なお、この順序は循環的に入替えてもよい。

こうして、これらの並列出力を上記の順に多重化すれば
、２７−１の周期を有する７次の直列ＰＮパターンが得
られる。

〔応用例〕

第１６図は、本発明による直列ＰＮパターン並列発生回
路の応用例を示すものである。第１６図は、並列度８の
並列入力データｄ１、ｄ２．　　・・・ｄ８を多重化し
てシリアルに伝送する際に、シリアルデータをシリアル
なＰＮパターンによってスクランブルする代わりに、多
重化する前の並列度８の並列入力データｄｉ、ｄ２．　
　・・・ｄ８を、第１６図の直列ＰＮパターン並列発生
回路１１３の並列出力ｒ１〜ｒ８によって、それぞれス
クランブルする（排他的論理和をとる）。前述のように
、本発明による直列ＰＮパターン並列発生回路１１３の
並列出力ｒ１〜ｒ８は、パラレル／シリアル変換するこ
とにより直列ＰＮパターンの所定の長さの部分に等しく
なるような並列パターンであり、さらに、第１６図の並
列入力データｄｌ。

ｄ２．　　・・・ｄ８は、上記のスクランブルの後、多
重化回路において多重化されるので、シリアルデータを
シリアルなＰＮパターンによってスクランブルしたもの
と同一のシリアルデータが、第１６図の構成によって得
られる。

〔発明の効果〕

本発明の直列ＰＮパターン並列発生回路によれば、任意
の次数の直列ＰＮパターンを任意の幅で並列に出力する
ことができ、且つ、この幅を、該ＰＮパターンの次数よ
り大きいか、または、以下の指定された範囲で可変にで
きるように構成することができる。

【図面の簡単な説明】

第１図は、本発明の第１の形態による直列ＰＮパターン
並列発生回路の構成方法の基本手順を示す図、 第２図は、本発明の第２の形態による直列ＰＮパターン
並列発生回路の構成方法の基本手順を示す図、 第３図は、ｎ段の帰還型シフトレジスタ回路の構成を示
す図、 第４図は、ｎ段の帰還型シフトレジスタ回路の最終段の
レジスタの出力に直列にｐ−ｎ個のレジスタからなるｐ
−ｎ段のシフトレジスタを接続してなるｐ段の帰還型シ
フトレジスタ回路の構成を示す図、 第５図は、第３図に１例を示すようなｎ段の帰還型シフ
トレジスタ回路を構成するｐ個のレジスタの各々の入力
値を要素とする数ベクトルと、該ｐ個のレジスタの各々
の出力値を要素とする数ベクトルとの関係を示す正方行
列、あるいは、第４図に１例を示すようなｐ段の帰還型
シフトレジスタ回路を構成するｐ個のレジスタの各々の
入力値を要素とする数ベクトルと、該ｐ個のレジスタの
各々の出力値を要素とする数ベクトルとの関係を示す正
方行列を示す図、 第６図は、本発明によって構成される直列ＰＮパターン
並列発生回路の一般構成を示す図、第７図は、本発明の
第１の実施例において直列ＰＮパターン並列発生回路を
構成するた島に用いる帰還型シフトレジスタ回路の構成
を示す図、第８図は、本発明の第１の実施例における行
列ＸおよびＡを示す図、 第９図は、本発明の第１の実施例における直列ＰＮパタ
ーン並列発生回路の構成を示す図、第１０図は、本発明
の第２の実施例において直列ＰＮパターン並列発生回路
を構成するために用いる帰還型シフトレジスタ回路の構
成を示す図、第１１図は、本発明の第２の実施例におけ
る行列ＸおよびＡを示す図、 第１２図は、本発明の第２の実施例における直列ＰＮパ
ターン並列発生回路の構成を示す図、第１３図は、本発
明の第３の実施例において直列ＰＮパターン並列発生回
路を構成するために用いる帰還型シフトレジスタ回路の
構成を示す図、第１４図は、本発明の第３の実施例にお
ける行列ＸおよびＡを示す図、 第１５図は、本発明の第３の実施例における直列ＰＮパ
ターン並列発生回路の構成を示す図、そして、 第１６図は、本発明の直列ＰＮパターン並列発生回路の
応用の１例を示す図である。 〔符号の説明〕 ＦＦＩ〜ＦＦ９．ＦＦ１１〜ＦＦＮ、ＦＦ１２〜ＦＦ５
２．ＦＦ１３〜ＦＦ７３．ＦＦ１４〜ＦＦ９４．ＦＦ１
５〜ＦＦ９５　　レジスタ　（フリップフロップ回路）
、 ５ＥＬ１１　〜５ＥＬＮ、５ＥＬ１２〜５ＥＬ５２．５
ＥＬ１３〜５ＥＬ７３，５ＥＬ１４〜５ＥＬ９４　　セ
レクタ、 ２．２１，２２．３１〜３５．４１〜４６゜１〜５９−
・ＥＯＲ回路、 １１３　直列ＰＮパターン並列発生回路、１１０　多重
化回路。

Claims (1)

1. 【特許請求の範囲】 １、ｐ、ｎ、ｍ、ＩおよびＪをｎ≧Ｊ≧ｐ≧Ｉ、ｎ＞ｍ
   を満足する自然数とするとき、 ｎ個のレジスタからなるｎ段のシフトレジスタと、前記
   シフトレジスタにおける最終段のレジスタ出力と第ｍ段
   目のレジスタ出力との排他的論理和を第１段目のレジス
   タに印加するＥＯＲ回路とを有してなるｎ次の帰還型シ
   フトレジスタ回路におけるｎ個のレジスタの各々の入力
   の値からなるｎ次元の数ベクトルと、該ｎ個のレジスタ
   の各々の出力の値からなるｎ次元の数ベクトルとの関係
   を表現するｎ×ｎ次元の正方行列をＩ乗した正方行列、
   および、前記Ｊ≧ｐ≧Ｉ＋１を満足するｐの各値につい
   て、前記正方行列をｐ乗した正方行列を元にして、前記
   Ｊ≧ｐ≧Ｉ＋１を満足するｐの各値について、前記ｐ乗
   した正方行列各々の第ｎ行目の行ベクトルα＿ｐを、そ
   れぞれ、ｎ＋ｐ−１行成分とし、前記ｎ×ｎ次元の正方
   行列を１〜ｎ行成分とするｎ＋Ｊ−Ｉ行ｎ列の行列を形
   成して、 ｎ個のレジスタ（ＦＦ１１〜ＦＦＮ）の各々の入力の値
   からなるｎ次元の数ベクトルと、該ｎ個のレジスタの各
   々の出力の値からなるｎ次元の数ベクトルとの関係が前
   記ｎ＋Ｊ−Ｉ行ｎ列の行列の第ｐ行〜第ｐ＋ｎ−１行成
   分から構成されるｎ×ｎ行列によって表現されるように
   各レジスタの入力および出力を互いに接続する回路（１
   ００）を、前記ｎ個のレジスタ（ＦＦ１１〜ＦＦＮ）を
   共通に用いて、前記Ｊ≧ｐ≧Ｉ＋１の範囲のｐの各値に
   ついて有し、 前記ｎ個のレジスタ（ＦＦ１１〜ＦＦＮ）の各レジスタ
   の入力および出力を前記Ｊ≧ｐ≧Ｉ＋１の範囲のｐの各
   値について互いに接続する回路（１００）のうち、指定
   されたｐに対応する回路のみを選択して接続するセレク
   タ（ＳＥＬ１１〜ＳＥＬＮ）を有してなることを特徴と
   する直列ＰＮパターン並列発生回路。 ２、前記正方行列と数ベクトルとの演算の際に、加算は
   排他的論理和により行い、該加算に対応する接続はＥＯ
   Ｒ回路により行う請求項１記載の直列ＰＮパターン並列
   発生回路。３、前記入力の値からなる数ベクトルは、前
   記ｎ段の帰還型シフトレジスタにおけるデータの流れの
   順、または逆順に対応して前記ｎ個のレジスタの各々の
   入力の値を要素として構成され、前記出力の値からなる
   数ベクトルは、前記ｎ段の帰還型シフトレジスタにおけ
   る前記データの流れの順、または逆順に対応して前記ｎ
   個のレジスタの各々の出力の値を要素として構成される
   請求項１記載の直列ＰＮパターン並列発生回路。 ４、ｐ、ｎ、ｍ、ＩおよびＪをｎ≧Ｊ≧ｐ≧Ｉ、ｎ＞ｍ
   を満足する自然数とするとき、 ｎ個のレジスタからなるｎ段のシフトレジスタと、前記
   シフトレジスタにおける最終段のレジスタ出力と第ｍ段
   目のレジスタ出力との排他的論理和を第１段目のレジス
   タに印加するＥＯＲ回路とを有してなるｎ次の帰還型シ
   フトレジスタ回路を構成する第１のステップ（１）と、 前記ｎ段の帰還型シフトレジスタにおけるｎ個のレジス
   タの各々の入力の値からなるｎ次元の数ベクトルと、該
   ｎ個のレジスタの各々の出力の値からなるｎ次元の数ベ
   クトルとの関係を表現するｎ×ｎ次元の正方行列を求め
   る第２のステップ（２）と、 前記正方行列をＩ乗した正方行列を求め、前記Ｊ≧ｐ≧
   Ｉ＋１を満足するｐの各値について、前記正方行列をｐ
   乗した正方行列を求める第３のステップ（３）と、 前記Ｊ≧ｐ≧Ｉ＋１を満足するｐの各値について、前記
   ｐ乗した正方行列各々の第ｎ行目の行ベクトルα＿ｐを
   求めて、該Ｊ≧ｐ≧Ｉ＋１の範囲の行ベクトルα＿ｐを
   、それぞれ、ｎ＋ｐ−１行成分とし、前記ｎ×ｎ次元の
   正方行列を１〜ｎ行成分とするｎ＋Ｊ−Ｉ行ｎ列の行列
   を形成する第４のステップ（４）と、 ｎ個のレジスタの各々の入力の値からなるｎ次元の数ベ
   クトルと、該ｎ個のレジスタの各々の出力の値からなる
   ｎ次元の数ベクトルとの関係が前記ｎ＋Ｊ−Ｉ行ｎ列の
   行列の第ｐ行〜第ｐ＋ｎ−１行成分から構成されるｎ×
   ｎ行列によって表現されるように各レジスタの入力およ
   び出力を互いに接続する回路を、前記ｎ個のレジスタを
   共通に用いて、前記Ｊ≧ｐ≧Ｉ＋１の範囲のｐの各値に
   ついて構成する第５のステップ（５）と、 前記ｎ個のレジスタの各レジスタの入力および出力を前
   記Ｊ≧ｐ≧Ｉ＋１の範囲のｐの各値について互いに接続
   する回路のうち、指定されたｐに対応する回路のみを選
   択して接続するセレクタを設ける第６のステップ（６）
   とを有することを特徴とする直列ＰＮパターン並列発生
   回路の構成方法。 ５、前記正方行列と数ベクトルとの演算の際に、加算は
   排他的論理和により行い、該加算に対応する接続はＥＯ
   Ｒ回路により行う請求項４記載の直列ＰＮパターン並列
   発生回路の構成方法。 ６、前記入力の値からなる数ベクトルは、前記ｎ段の帰
   還型シフトレジスタにおけるデータの流れの順、または
   逆順に対応して前記ｎ個のレジスタの各々の入力の値を
   要素として構成され、前記出力の値からなる数ベクトル
   は、前記ｎ段の帰還型シフトレジスタにおける前記デー
   タの流れの順、または逆順に対応して前記ｎ個のレジス
   タの各々の出力の値を要素として構成される請求項１記
   載の直列ＰＮパターン並列発生回路の構成方法。 ７、Ｎ、ｐ、ｎ、ｍ、ＩおよびＪをＮ≧Ｊ≧ｐ≧Ｉ＞ｎ
   ＞ｍを満足する自然数とするとき、ｎ個のレジスタから
   なるｎ段のシフトレジスタと、前記シフトレジスタにお
   ける最終段のレジスタ出力と第ｍ段目のレジスタ出力と
   の排他的論理和を第１段目のレジスタに印加するＥＯＲ
   回路とを有してなるｎ次の帰還型シフトレジスタ回路、
   および、前記ｎ段のシフトレジスタの最終段のレジスタ
   の出力に直列に接続され、Ｎ−ｎ個のレジスタからなる
   Ｎ−ｎ段のシフトレジスタから構成されるＮ段の帰還型
   シフトレジスタにおけるＮ個のレジスタの各々の入力の
   値からなるＮ次元の数ベクトルと、該Ｎ個のレジスタの
   各々の出力の値からなるＮ次元の数ベクトルとの関係を
   表現するＮ×Ｎ次元の正方行列をＩ乗した正方行列、お
   よび、前記Ｊ≧ｐ≧Ｉ＋１を満足するｐの各値について
   、前記正方行列をｐ乗した正方行列を元にして、前記Ｊ
   ≧ｐ≧Ｉ＋１を満足するｐの各値について、前記ｐ乗し
   た正方行列各々の第ｐ行目の行ベクトルα＿ｐを、それ
   ぞれ、Ｎ＋ｐ−１行成分とし、前記Ｎ×Ｎ次元の正方行
   列を１〜Ｎ行成分とするＮ＋Ｊ−Ｉ行Ｎ列の行列を形成
   して、 Ｎ個のレジスタ（ＦＦ１１〜ＦＦＮ）の各々の入力の値
   からなるＮ次元の数ベクトルと、該Ｎ個のレジスタ（Ｆ
   Ｆ１１〜ＦＦＮ）の各々の出力の値からなるＮ次元の数
   ベクトルとの関係が前記Ｎ＋Ｊ−Ｉ行Ｎ列の行列の第ｐ
   行〜第ｐ＋Ｎ−１行成分から構成されるＮ×Ｎ行列によ
   って表現されるように各レジスタの入力および出力を互
   いに接続する回路を、前記Ｎ個のレジスタ（ＦＦ１１〜
   ＦＦＮ）を共通に用いて、前記Ｊ≧ｐ≧Ｉ＋１の範囲の
   ｐの各値について有し、 前記Ｎ個のレジスタ（ＦＦ１１〜ＦＦＮ）の各レジスタ
   の入力および出力を前記Ｊ≧ｐ≧Ｉ＋１の範囲のｐの各
   値について互いに接続する回路のうち、指定されたｐに
   対応する回路のみを選択して接続するセレクタ（ＳＥＬ
   １１〜ＳＥＬＮ）を有してなることを特徴とする直列Ｐ
   Ｎパターン並列発生回路。 ８、前記正方行列と数ベクトルとの演算の際に、加算は
   排他的論理和により行い、該加算に対応する接続はＥＯ
   Ｒ回路により行う請求項７記載の直列ＰＮパターン並列
   発生回路。９、前記入力の値からなる数ベクトルは、前
   記ｐ段の帰還型シフトレジスタにおけるデータの流れの
   順、または逆順に対応して前記ｐ個のレジスタの各々の
   入力の値を要素として構成され、前記出力の値からなる
   数ベクトルは、前記ｐ段の帰還型シフトレジスタにおけ
   る前記データの流れの順、または逆順に対応して前記ｐ
   個のレジスタの各々の出力の値を要素として構成される
   請求項７記載の直列ＰＮパターン並列発生回路。 １０、Ｎ、ｐ、ｎ、ｍ、ＩおよびＪをＮ≧Ｊ≧ｐ≧Ｉ＞
   ｎ＞ｍを満足する自然数とするとき、ｎ個のレジスタか
   らなるｎ段のシフトレジスタと、前記シフトレジスタに
   おける最終段のレジスタ出力と第ｍ段目のレジスタ出力
   との排他的論理和を第１段目のレジスタに印加するＥＯ
   Ｒ回路とを有してなるｎ次の帰還型シフトレジスタ回路
   、および、前記ｎ段のシフトレジスタの最終段のレジス
   タの出力に直列に接続され、Ｎ−ｎ個のレジスタからな
   るＮ−ｎ段のシフトレジスタから構成されるＮ段の帰還
   型シフトレジスタを構成する第１のステップ（１）と、 前記Ｎ段の帰還型シフトレジスタにおけるＮ個のレジス
   タの各々の入力の値からなるＮ次元の数ベクトルと、該
   Ｎ個のレジスタの各々の出力の値からなるＮ次元の数ベ
   クトルとの関係を表現するＮ×Ｎ次元の正方行列を求め
   る第２のステップ（２）と、 前記正方行列をＩ乗した正方行列を求め、前記Ｊ≧ｐ≧
   Ｉ＋１を満足するｐの各値について、前記正方行列をｐ
   乗した正方行列を求める第３のステップ（３）と、 前記Ｊ≧ｐ≧Ｉ＋１を満足するｐの各値について、前記
   ｐ乗した正方行列各々の第ｎ行目の行ベクトルα＿ｐを
   求めて、該Ｊ≧ｐ≧Ｉ＋１の範囲の行ベクトルα＿ｐを
   、それぞれ、Ｎ＋ｐ−１行成分とし、前記Ｎ×Ｎ次元の
   正方行列を１〜Ｎ行成分とするＮ＋Ｊ−Ｉ行Ｎ列の行列
   を形成する第４のステップ（４）と、 Ｎ個のレジスタの各々の入力の値からなるＮ次元の数ベ
   クトルと、該Ｎ個のレジスタの各々の出力の値からなる
   Ｎ次元の数ベクトルとの関係が前記Ｎ＋Ｊ−Ｉ行Ｎ列の
   行列の第ｐ行〜第ｐ＋Ｎ−１行成分から構成されるＮ×
   Ｎ行列によって表現されるように各レジスタの入力およ
   び出力を互いに接続する回路を、前記Ｎ個のレジスタを
   共通に用いて、前記Ｊ≧ｐ≧Ｉ＋１の範囲のｐの各値に
   ついて構成する第５のステップ（５）と、 前記Ｎ個のレジスタの各レジスタの入力および出力を前
   記Ｊ≧ｐ≧Ｉ＋１の範囲のｐの各値について互いに接続
   する回路のうち、指定されたｐに対応する回路のみを選
   択して接続するセレクタを設ける第６のステップ（６）
   とを有することを特徴とする直列ＰＮパターン並列発生
   回路の構成方法。 １１、前記正方行列と数ベクトルとの演算の際に、加算
   は排他的論理和により行い、該加算に対応する接続はＥ
   ＯＲ回路により行う請求項１０記載の直列ＰＮパターン
   並列発生回路の構成方法。 １２、前記入力の値からなる数ベクトルは、前記ｐ段の
   帰還型シフトレジスタにおけるデータの流れの順、また
   は逆順に対応して前記ｐ個のレジスタの各々の入力の値
   を要素として構成され、前記出力の値からなる数ベクト
   ルは、前記ｐ段の帰還型シフトレジスタにおける前記デ
   ータの流れの順、または逆順に対応して前記ｐ個のレジ
   スタの各々の出力の値を要素として構成される請求項１
   ０記載の直列ＰＮパターン並列発生回路の構成方法。