JPH0457430A - トーン信号検出方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は９通信分野で用いられる制御用あるいは報知用
トーン信号の検出回路に関するものである。

〔発明の概要〕

本発明は、制御用又は、報知用として複数用意されたト
ーン信号を検出するために各々のトーン信号に対応した
帯域通過濾波器をそれぞれ独立に複数備え付けなければ
ならず回路規模が非常に大きくなるという問題点を解決
する為、１ケのデジタルフェイズロックドループ（Ｄ−
ＰＬＬ回路）を使用することにより、前記の複数のトー
ン信号検出を可能としたもので２回路規模を大きくする
ことなく容易に実現できその効果は大である。

〔従来の技術〕

従来技術の一例を第３図に示す。

即ち制御用あるいは報知用のトーン信号成分の重畳され
た音声信号は、入カドランス２．アッテネータ３を介し
、低周波増幅器４に入力され必要なレベルまで増幅され
る。このうち音声信号は。

帯域除去濾波器５を介しトーン成分が除去され出力端子
６へ出力される。一方、前記増幅器４の出力のうちトー
ン信号成分は、各々のトーン周波数に対応した帯域通過
濾波器１２−１〜１２−ｎで抽出された後、それぞれ検
波回路１３−１〜１３−ｎで直流化される。これらの直
流成分は、比較器９−１〜９−ｎで各々基準電圧と比較
される。

しかし、複数のトーン周波数に対応した帯域通過濾波器
及び検波回路をそれぞれ複数備える必要があり２回路規
模が非常に大になるという問題点がある。

〔発明が解決しようとする課題〕

従来技術では、制御用あるいは報知用トーン信号成分の
検出の為、帯域通過濾波器及び検波回路が必要であり、
特に複数のトーン信号成分を検出する場合には、それぞ
れのトーン信号に対応した前記帯域通過濾波器及び検波
回路が複数必要となり２回路規模が非常に大きくなると
いう欠点がある。

本発明は、かかる欠点を解決する為に、前記帯域通過濾
波器を廃止することを目的とする。

〔課題を解決するための手段〕

本発明は、上記の目的を達成する為、複数の帯域濾波器
、及び検波回路に替え、１ケのＤ−ＰＬＬ回路を使用し
Ｄ−ＰＬＬ回路出力に発生するトーン周波数に対応した
直流電圧値を検出するようにしたものである。

〔作用〕

本発明の作用について説明するとＤ−ＰＬＬ回路はトー
ン周波数に対応した直流電圧値を一対一対応で発生する
為、コンパレータを組み合わせることにより当該トーン
周波数の検出が可能となるので、トーン信号検出用帯域
通過濾波器及び検波回路を廃止することができる。

〔実施例〕

以下１本発明の一実施例を第１図及び第２図を用いて説
明する。

１は信号入力端子、２はトランス、３はアッテネータ、
４は低周波増幅器、５は帯域除去濾波器。

６は出力端子、７はＤ−ＰＬＬ回路、７−１は位相比較
器、７−２は周波数切替ゲート回路、７３は分周回路、
７−４はクロック発生回路。

８は積分回路、９−１−９−ｎは比較器、１０１〜１０
−ｎはタイマー回路、１１−１〜１１ｎは表示回路であ
る。

信号入力端子１に入力されたトーン信号及び音声信号は
、平衡−不平衡変換トランス２を介し。

アッテネータ３でレベル調整された後、低周波増幅器４
で必要レベルまで増幅される。この低周波増幅器４の出
力のうち音声信号は、トーン信号成分除去用の帯域除去
濾波器５を介し出力端子６に出力される。又、前記低周
波増幅器４の出力は。

同時にＤ−ＰＬＬ回路７を構成する位相比較器７１の一
方の入力端子へ入力される。

このＤ−ＰＬＬ回路７では、検出したいトーン信号周波
数をもとにあらかじめＰＬＬのロックレンジの上限及び
下限を決定するために必要な２種類のクロック周波数を
クロック発生回路７−４で発生し、前記２種類のクロッ
ク周波数を切替える為の周波数切替ゲート回路７−２に
入力し前記位相比較器７−１の出力により、前記２種類
のタロツク周波数のうちどちらか一方が選択されたのち
分周回路７−３に入力される。この分周回路７−３では
、前記位相比較器７−１の一方の端子に入力されたトー
ン信号周波数と比較できうる周波数まで前記クロック周
波数を分周しその出力は、前記位相比較器７−１の他方
の入力端子へ入力される。

以上の様にＤ−ＰＬＬ回路７は２位相比較器７１、周波
数切替ゲート回路７−２及び分周回路７−３で閉ループ
を構成しており位相比較器７１の出力パルスは積分回路
８で直流電圧に変換される。

このＤ−ＰＬＬ回路７の入力周波数に対応した前記積分
回路８の直流電圧特性を第２図に示す。

第２図のロックレンジＦｒは、前記２つのクロック周波
数により決定されトーン信号周波数ｆ１に対応した直流
電圧ＶＯＩが出力される。この直流電圧■０１は、比較
器９−１〜９−ｎに同時に入力されそれぞれの比較器の
基準電圧ｖ１〜Ｖｎと比較される。

即ち第２図に示す直流電圧ＶＯＩを検出するため。

あらかじめ前記比較器の基準電圧ｖ１及び■２を決定し
ておけば比較器９−１および比較器９−２の出力には、
検出結果１１　Ｈ１１が出力され、タイマ回路１０−１
に入力される。トーン信号周波数ｆ１の他のトーン信号
周波数も同様に検出されそれぞれタイマー回路１０−２
〜１０−ｎに入力される。

このタイマ回路１０−１〜１０−ｎはトーン信号成分と
重畳されている音声成分による誤検出を防止する為のも
ので、ある一定時間継続してトーン信号成分を検出すれ
ばパルスを出力するように動作する。これらタイマー回
路ＩＱ−１〜１０−ｎの出力は９表示回路１１−１〜１
１−ｎにそれぞれ独立に入力され前記表示回路１１−１
〜１１ｎで表示される。

以上説明した様にトーン信号周波数ｆ１の検出結果は２
表示回路１１−１に表示される。同様にトーン信号周波
数ｆ２〜ｆｎの検出結果についても表示回路１１−２〜
１１−ｎに表示される。

他の実施例として、この表示回路に替え、リレー回路を
使用し外部に対し検出結果を報知する場合にも以上と同
様の動作である。

本発明は、Ｄ−ＰＬＬ回路１ケのみで複数のトーン信号
成分子１〜ｆｎを検出できるため１回路規模を小さくす
ることができその結果は絶大である。

〔発明の効果〕

従来は、複数のトーン信号を検出する為に各々のトーン
信号に対応した帯域通過濾波器及び検波回路がそれぞれ
独立に複数備えっけなければならず回路規模が非常に大
きくなる欠点がある。これを１ケのＤ−ＰＬＬ回路より
前記の複数のトーン信号を検出することができるので帯
域通過濾波器及び検波回路を廃止することができるため
回路規模を最小限にすることができる。

【図面の簡単な説明】

第１図は本発明のＤＰＬＬを使用したトーン検出のブロ
ック図、第２図はＤ−ＰＬＬの周波数直流電圧特性、第
３図は従来のトーン検出のブロック図である。 ７：Ｄ−ＰＬＬ回路、７−１：位相比較器、７−２二周
波数切換ゲート回路、７−３：分周回路。 ７−４：クロソク発生回路、８：積分回路、９ｌ−９−
ｎ：比較器、　１Ｏ−１−１０−ｎ：タイマー回路、１
１−１〜１１−ｎ：表示回路、１２−１〜１２−ｎ：帯
域通過濾波器、１３−１〜１算１　図 第３　図 トー〉１巳１ンｔシＩ弓２」

Claims (1)

【特許請求の範囲】
1. １、受信音声信号に重畳されたトーン信号の周波数に対
   応した直流電圧をディジタル回路で構成したフェイズロ
   ックループ及び該フェイズロックループの出力に接続さ
   れた積分回路で得、該直流電圧と予め定めた複数の基準
   値を比較し、複数のトーン信号を識別することを特徴と
   するトーン信号検出方式。