JPH045748A - 情報処理装置 - Google Patents
情報処理装置Info
- Publication number
- JPH045748A JPH045748A JP10658690A JP10658690A JPH045748A JP H045748 A JPH045748 A JP H045748A JP 10658690 A JP10658690 A JP 10658690A JP 10658690 A JP10658690 A JP 10658690A JP H045748 A JPH045748 A JP H045748A
- Authority
- JP
- Japan
- Prior art keywords
- data
- information processing
- microcomputer
- transfer
- ram
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Information Transfer Systems (AREA)
- Multi Processors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、情報処理を行なう情報処理装置に関するもの
である。
である。
［従来の技術］
従来複数の情報処理装置間では、直列式または並列式の
入出力装置を介してデータ伝送が行なわれていた。
入出力装置を介してデータ伝送が行なわれていた。
［発明が解決しようとする課題］
複数の装置の接続を行なう際、それぞれの情報処理装置
は非同期で動作しているためデータの伝送を行なう際に
何かしらの同期処理が必要であった。そのため同期をと
るための時間が無駄な時間となり、データ伝送速度を低
下させるという問題点があった。
は非同期で動作しているためデータの伝送を行なう際に
何かしらの同期処理が必要であった。そのため同期をと
るための時間が無駄な時間となり、データ伝送速度を低
下させるという問題点があった。
本発明の目的は以上のような問題を解消した情報処理装
置を提供することにある。
置を提供することにある。
［課題を解決するための手段］
本発明においては、前述の問題点を解決するためにそれ
ぞれの情報処理装置のシステムバスを論理的に直接接続
しデータ交換を行う。
ぞれの情報処理装置のシステムバスを論理的に直接接続
しデータ交換を行う。
［作 用］
本発明によれば、同期処理に必要な時間が省略されより
高速なデータ転送が可能になった。
高速なデータ転送が可能になった。
［実施例］
本発明の実施例として、マイクロコンピュータ同士を接
続したシステムの例を挙げる。第１図に本システム接続
時のブロック図を示す。データ伝送をマイクロコンピュ
ータ１からマイクロコンピュータ２に行なう際の動作を
説明する。
続したシステムの例を挙げる。第１図に本システム接続
時のブロック図を示す。データ伝送をマイクロコンピュ
ータ１からマイクロコンピュータ２に行なう際の動作を
説明する。
接続装置６が切断されているときは、第１のマイクロコ
ンピュータ１の制御は、内蔵および第１の８０Ｍ２内部
に存在する第１の制御プログラムによって実現される。
ンピュータ１の制御は、内蔵および第１の８０Ｍ２内部
に存在する第１の制御プログラムによって実現される。
また第２のマイクロコンピュータ７の制御は、内蔵およ
び第２のＲＯＭＢ内部に存在する第２の制御プログラム
によって実現される。
び第２のＲＯＭＢ内部に存在する第２の制御プログラム
によって実現される。
今データの転送を行なう際、接続装置６によってマイク
ロコンピュータ１およびマイクロコンピュータ７のシス
テムバス５，１１を互いに接続すると、マイクロコンピ
ュータ７はシステムバスから論理的に切断され機能停止
状態になる。この時の制御はマイクロコンピュータｌお
よびＲＯＭ２に記憶される第３の制御プログラムによっ
て実現される。
ロコンピュータ１およびマイクロコンピュータ７のシス
テムバス５，１１を互いに接続すると、マイクロコンピ
ュータ７はシステムバスから論理的に切断され機能停止
状態になる。この時の制御はマイクロコンピュータｌお
よびＲＯＭ２に記憶される第３の制御プログラムによっ
て実現される。
４は第１のＩｌｏ 、 ｔｏは第２のＩｌｏである。
マイクロコンピュータ１からマイクロコンピュータ２に
データ転送を行なう時の動作を第２図のフローチャート
により説明する。第２のＲＡＭ９のアドレスは、ＲＯＭ
２および第１のＲＡＭ３とは別のアドレス空間に配置さ
れる。転送すべきデータは、ＲＡＭ３内部にあるアドレ
スから連続的に存在する。
データ転送を行なう時の動作を第２図のフローチャート
により説明する。第２のＲＡＭ９のアドレスは、ＲＯＭ
２および第１のＲＡＭ３とは別のアドレス空間に配置さ
れる。転送すべきデータは、ＲＡＭ３内部にあるアドレ
スから連続的に存在する。
ステップＳ１においてデータ転送元のアドレス、データ
転送先のアドレス、および転送データ数を設定する。つ
いでステップＳ２においてＲＡＭ３における転送先のア
ドレス上の記憶データをマイクロコンピュータ１内のレ
ジスターに転送する。そして次のデータ転送のために転
送元アドレスの値を１つ進める。
転送先のアドレス、および転送データ数を設定する。つ
いでステップＳ２においてＲＡＭ３における転送先のア
ドレス上の記憶データをマイクロコンピュータ１内のレ
ジスターに転送する。そして次のデータ転送のために転
送元アドレスの値を１つ進める。
ついでステップＳ３においてレジスター内部の記憶デー
タを転送先アドレスに転送する。そして次のデータ転送
のために転送先アドレスの値を１つ進める。次のステッ
プ４においては、転送データ数を１つ減らし、全データ
の転送が完了したか判定する。全データの転送が完了し
たならば終了する。データの転送が完了していないとき
はステップＳ２に戻る。
タを転送先アドレスに転送する。そして次のデータ転送
のために転送先アドレスの値を１つ進める。次のステッ
プ４においては、転送データ数を１つ減らし、全データ
の転送が完了したか判定する。全データの転送が完了し
たならば終了する。データの転送が完了していないとき
はステップＳ２に戻る。
以上のように本例では、データの転送をマイクロコンピ
ュータ内のレジスターを介して行なったが、特別のハー
ドウェアを付加することによって、ＤＭＡのような方法
によって直接第１のＲＡＭから第２のＲＡＭに転送する
ことも可能である。
ュータ内のレジスターを介して行なったが、特別のハー
ドウェアを付加することによって、ＤＭＡのような方法
によって直接第１のＲＡＭから第２のＲＡＭに転送する
ことも可能である。
［発明の効果コ
本発明によれば２装置間のデータ転送を高速で行なうこ
とが可能となり、システムのスルーブツトを向上させる
ことが可能となった。
とが可能となり、システムのスルーブツトを向上させる
ことが可能となった。
第１図は、本発明による一実施例を示す概略構成図、
第２図は、本発明の動作手順を示すフローチャートであ
る。 ■、７・・・マイクロコンピュータ、 ２．８・・・ＲＯＭ、 ３．９・・・ＲＡＭ 。 ４．１０・・・入出力装置（Ｉｌｏ）、５．１１・・・
システムバス、 ６・・・接続装置。 第２図
る。 ■、７・・・マイクロコンピュータ、 ２．８・・・ＲＯＭ、 ３．９・・・ＲＡＭ 。 ４．１０・・・入出力装置（Ｉｌｏ）、５．１１・・・
システムバス、 ６・・・接続装置。 第２図
Claims (1)
- 【特許請求の範囲】 １）第１の入出力手段と第１の制御手段と第１の記憶手
段とを有する第１の情報処理装置のシステムバスと、第
２の入出力手段と第２の制御手段と第２の記憶手段とを
有する第２の情報処理装置のシステムバスとを、接続手
段によって着脱可能に接続したことを特徴とする情報処
理装置。 ２）請求項１において、さらに前記接続手段による接続
後に前記第２の制御手段の機能を停止する機能停止手段
と、接続された装置全体の制御をする第３の制御手段と
を有することを特徴とする情報処理装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10658690A JPH045748A (ja) | 1990-04-24 | 1990-04-24 | 情報処理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10658690A JPH045748A (ja) | 1990-04-24 | 1990-04-24 | 情報処理装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH045748A true JPH045748A (ja) | 1992-01-09 |
Family
ID=14437306
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10658690A Pending JPH045748A (ja) | 1990-04-24 | 1990-04-24 | 情報処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH045748A (ja) |
-
1990
- 1990-04-24 JP JP10658690A patent/JPH045748A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS63255759A (ja) | 制御システム | |
| JPS63255760A (ja) | 制御システム | |
| JPS585867A (ja) | デ−タ伝送方法および装置 | |
| JPH045748A (ja) | 情報処理装置 | |
| JP3265026B2 (ja) | 入出力データ交換方式 | |
| JPH0267665A (ja) | インタフェイス回路 | |
| JP2996089B2 (ja) | 論理シミュレーション装置 | |
| JPH05128279A (ja) | ワンチツプマイクロコンピユータ | |
| JPS6215642A (ja) | ２アクセス方式メモリ装置 | |
| JPH03188521A (ja) | イメージデータ出力装置の出力制御方式 | |
| JPH02211571A (ja) | 情報処理装置 | |
| JPH10341257A (ja) | パケット処理装置 | |
| JP2002297209A (ja) | シーケンス制御装置におけるシーケンスプログラム格納方法 | |
| JPS6336459A (ja) | 高速ｄｍａ転送方式 | |
| JPS62145345A (ja) | 直接メモリアクセス間隔制御方式 | |
| JPS63231669A (ja) | デ−タの伝送方式 | |
| JPH01233515A (ja) | 情報処理装置 | |
| JPH03266160A (ja) | Ｄｍａ制御方式 | |
| JPS60122452A (ja) | 制御装置 | |
| JPH02299055A (ja) | マルチバス構成装置間の情報転送方式 | |
| JPH03246654A (ja) | データ転送制御方法 | |
| JPH0282342A (ja) | データ通信装置 | |
| JPH02108359A (ja) | 画像データ送出装置および画像形成装置 | |
| JPH064457A (ja) | 電子ファイリング装置 | |
| JPH04114253A (ja) | データ転送方式 |