JPH0457536A - クロック供給方式 - Google Patents
クロック供給方式Info
- Publication number
- JPH0457536A JPH0457536A JP17101590A JP17101590A JPH0457536A JP H0457536 A JPH0457536 A JP H0457536A JP 17101590 A JP17101590 A JP 17101590A JP 17101590 A JP17101590 A JP 17101590A JP H0457536 A JPH0457536 A JP H0457536A
- Authority
- JP
- Japan
- Prior art keywords
- clock
- master
- changeover switch
- data processing
- supplied
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Detection And Prevention Of Errors In Transmission (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概 要〕
二重化されたクロック供給源を有するデジタル伝送装置
における無瞬断タロツク切替方式に関し、クロック供給
源を現用から予備に切り換える際にクロックの瞬断が無
いクロック供給方式を提供することを目的とし、 外部から供給された基本クロックを逓倍して該基本クロ
ックに同期したマスタクロックを発生する現用と予備の
二つのクロック発生部と、前記二つのマスタクロツタが
入力され、現用クロック発生部からのマスタクロツタに
異常が発生すると予備クロック発生部からのマスタクロ
ックに切替えて出力する切替スイッチと、該切替スイッ
チが出力するマスタクロックが入力されて、該マスタク
ロツタに位相同期した同一周波数の装置クロックを発生
してデータ処理部に供給するＰＬＬ回路とを有し、前記
切替スイッチの切替処理時間中にも無瞬断でデータ処理
部に装置クロックを供給する構成である。
における無瞬断タロツク切替方式に関し、クロック供給
源を現用から予備に切り換える際にクロックの瞬断が無
いクロック供給方式を提供することを目的とし、 外部から供給された基本クロックを逓倍して該基本クロ
ックに同期したマスタクロックを発生する現用と予備の
二つのクロック発生部と、前記二つのマスタクロツタが
入力され、現用クロック発生部からのマスタクロツタに
異常が発生すると予備クロック発生部からのマスタクロ
ックに切替えて出力する切替スイッチと、該切替スイッ
チが出力するマスタクロックが入力されて、該マスタク
ロツタに位相同期した同一周波数の装置クロックを発生
してデータ処理部に供給するＰＬＬ回路とを有し、前記
切替スイッチの切替処理時間中にも無瞬断でデータ処理
部に装置クロックを供給する構成である。
本発明は、二重化されたクロック供給源を有するデジタ
ル伝送装置における無瞬断クロック切替方式に関する。
ル伝送装置における無瞬断クロック切替方式に関する。
近時、通信システムの高信頼度きために通信装置の二重
化が要求されている。このためディジタル伝送装置等に
おいても、クロック供給部、多重変換部等装置内の各機
能ブロック毎に二重化し、各部の故障に対してシステム
ダウンが起こらないにような構成となってきた。
化が要求されている。このためディジタル伝送装置等に
おいても、クロック供給部、多重変換部等装置内の各機
能ブロック毎に二重化し、各部の故障に対してシステム
ダウンが起こらないにような構成となってきた。
クロック供給源を二重化した場合に、切替によってクロ
ックの瞬断が起こらないようにすることが要求される。
ックの瞬断が起こらないようにすることが要求される。
第３図は、二重化されたディジタル伝送装置における従
来のタロツク供給方式を示すブロック図である。現用、
予備の二重化されたクロック発生部１−Ｎ、 １−Ｅは
、それぞれが外部からの同一基準クロックを受信して、
内蔵するＰＬＬ回路によって基準クロックに同期した所
定周波数のマスククロックを作成し、切替スイッチ２−
Ｎ、 ２−Ｅを介してディジタル多重化装置等のデータ
処理部４−Ｎ、 ４−Ｅへ供給している。
来のタロツク供給方式を示すブロック図である。現用、
予備の二重化されたクロック発生部１−Ｎ、 １−Ｅは
、それぞれが外部からの同一基準クロックを受信して、
内蔵するＰＬＬ回路によって基準クロックに同期した所
定周波数のマスククロックを作成し、切替スイッチ２−
Ｎ、 ２−Ｅを介してディジタル多重化装置等のデータ
処理部４−Ｎ、 ４−Ｅへ供給している。
切替スイッチ２−Ｎ、 ２−Ｈには、現用と予備の二つ
のマスタクロックが入力され、通常は現用マスタクロツ
タを選択して出力しているが、現用のクロック発生部１
−Ｎの障害でマスタクロック断となると、該クロック発
生部１−Ｎ内のクロック監視部がこれを検出して、切替
制御信号を出して切替スイッチを切替えて、データ処理
部４−Ｎ、 ４−Ｅへのクロック供給元を故障した現用
発生部ｌ−Ｎから正常な発生部１−Ｈに切替えるように
なっている。
のマスタクロックが入力され、通常は現用マスタクロツ
タを選択して出力しているが、現用のクロック発生部１
−Ｎの障害でマスタクロック断となると、該クロック発
生部１−Ｎ内のクロック監視部がこれを検出して、切替
制御信号を出して切替スイッチを切替えて、データ処理
部４−Ｎ、 ４−Ｅへのクロック供給元を故障した現用
発生部ｌ−Ｎから正常な発生部１−Ｈに切替えるように
なっている。
クロック監視部は、ノイスやエラー等でたまたま生じた
クロックパルスの欠けをクロック断と判定しないように
するため切替信号を発生するまでに所定の保護時間が設
定されており、所定数のクロックパルスを検出しないと
きに初めて供給源の切替を必要とするクロック断である
と判定する。
クロックパルスの欠けをクロック断と判定しないように
するため切替信号を発生するまでに所定の保護時間が設
定されており、所定数のクロックパルスを検出しないと
きに初めて供給源の切替を必要とするクロック断である
と判定する。
このためクロック断の検出には検出時間がかかり、また
切替スイッチの動作にも有限な時間を要するので、予備
側のクロック発生部から正常なマスタクロックが供給再
開するまでは成る時間が必要であり、この切替制御に要
する期間内はデータ処理部に正常なマスタクロツタが供
給されないため、データ処理部の出力データにエラーが
発生するという問題点があった。
切替スイッチの動作にも有限な時間を要するので、予備
側のクロック発生部から正常なマスタクロックが供給再
開するまでは成る時間が必要であり、この切替制御に要
する期間内はデータ処理部に正常なマスタクロツタが供
給されないため、データ処理部の出力データにエラーが
発生するという問題点があった。
本発明は上記問題点に鑑み創出されたもので、クロック
供給源を現用から予備に切り換える際にタロツクの瞬断
が無いクロック供給方式を提供することを目的とする。
供給源を現用から予備に切り換える際にタロツクの瞬断
が無いクロック供給方式を提供することを目的とする。
第１図は本発明のクロック供給方式の原理構成図である
。
。
上記問題点は、第１図に示すように、
外部から供給された基本クロックを逓倍して該基本クロ
ックに同期したマスタクロックを発生する現用と予備の
二つのクロック発生部１−Ｎ、 ｌ−Ｅと、前記二つの
マスククロックが入力され、現用クロック発生部１−Ｎ
からのマスタクロックに異常が発生すると予備クロック
発生部ＩＥからのマスタクロックに切替えて出力する切
替スイッチ２と、該切替スイッチ２が出力するマスタク
ロツタが入力されて、該マスタクロツタに位相同期した
同一周波数の装置クロックを発生してデータ処理部４に
供給するＰＬＬ回路３とを有し、前記切替スイッチ２の
切替処理時間中にも無瞬断てデータ処理部４に装置クロ
ックを供給することを特徴とする本発明のクロック供給
方式により解決される。
ックに同期したマスタクロックを発生する現用と予備の
二つのクロック発生部１−Ｎ、 ｌ−Ｅと、前記二つの
マスククロックが入力され、現用クロック発生部１−Ｎ
からのマスタクロックに異常が発生すると予備クロック
発生部ＩＥからのマスタクロックに切替えて出力する切
替スイッチ２と、該切替スイッチ２が出力するマスタク
ロツタが入力されて、該マスタクロツタに位相同期した
同一周波数の装置クロックを発生してデータ処理部４に
供給するＰＬＬ回路３とを有し、前記切替スイッチ２の
切替処理時間中にも無瞬断てデータ処理部４に装置クロ
ックを供給することを特徴とする本発明のクロック供給
方式により解決される。
ＰＬＬ回路の自走時間を、クロック切替スイッチの切替
処理時間より充分長く設定すると、断検出および切替動
作中に正規のマスタクロックが供給されなくても、ＰＬ
Ｌ回路の作用によりデータ処理部へ正常な装置クロック
を供給するので、データエラーを無（すことができる。
処理時間より充分長く設定すると、断検出および切替動
作中に正規のマスタクロックが供給されなくても、ＰＬ
Ｌ回路の作用によりデータ処理部へ正常な装置クロック
を供給するので、データエラーを無（すことができる。
以下添付図により本発明の詳細な説明する。
第２図は本発明の一実施例の回路図である。なお全図を
通じて同一符号は同一対象物を表す。
通じて同一符号は同一対象物を表す。
第２図において、ｌ−Ｎ、 １−Ｅはそれぞれ現用と予
備のタロツク発生部で、例えば１．５ＭＨｚの現用およ
び予備の二重化された基本クロック■、−■が供給され
ており、それぞれのクロック発生部はどちらかの同−基
本タロツクに同期した例えば７８ＭＨｚのマスククロッ
ク■、■を発生している。現用クロック発生部１−Ｎは
、クロック監視部１１を有し、該監視部１１は自発生部
が出力するマスタクロック■を常時監視しており、マス
ククロック断が所定時間（例えば５０ｍ５）以上継続す
ると自発生部の故障と判断して切替制御信号■を出力す
る。２−Ｎ、 ２−Ｅはそれぞれ現用と予備の切替スイ
ッチで、それぞれには二つのクロック発生部からのマス
タクロック■、■が入力されており、通常は現用クロッ
ク■を出力しているがこれにクロック断が発生すると、
切替制御信号■に基づいて予備クロック■に切替えて出
力する。３−Ｎ、 ３−５はそれぞれ現用と予備のＰＬ
Ｌ回路であり、入力されたマスタクロックに同期した同
一周波数の装置クロックを出力する。このＰＬＬ回路３
−Ｎ、 ３−Ｅは、二つのｎ分周器と電圧制御発振器と
ローパスフィルタと位相比較器とを有し、ローパスフィ
ルタの作用によりマスタクロックの入力が中断しても自
走時間内であれば、マスタクロツタと同一周波数の装置
クロック■を発生し続けるものである。
備のタロツク発生部で、例えば１．５ＭＨｚの現用およ
び予備の二重化された基本クロック■、−■が供給され
ており、それぞれのクロック発生部はどちらかの同−基
本タロツクに同期した例えば７８ＭＨｚのマスククロッ
ク■、■を発生している。現用クロック発生部１−Ｎは
、クロック監視部１１を有し、該監視部１１は自発生部
が出力するマスタクロック■を常時監視しており、マス
ククロック断が所定時間（例えば５０ｍ５）以上継続す
ると自発生部の故障と判断して切替制御信号■を出力す
る。２−Ｎ、 ２−Ｅはそれぞれ現用と予備の切替スイ
ッチで、それぞれには二つのクロック発生部からのマス
タクロック■、■が入力されており、通常は現用クロッ
ク■を出力しているがこれにクロック断が発生すると、
切替制御信号■に基づいて予備クロック■に切替えて出
力する。３−Ｎ、 ３−５はそれぞれ現用と予備のＰＬ
Ｌ回路であり、入力されたマスタクロックに同期した同
一周波数の装置クロックを出力する。このＰＬＬ回路３
−Ｎ、 ３−Ｅは、二つのｎ分周器と電圧制御発振器と
ローパスフィルタと位相比較器とを有し、ローパスフィ
ルタの作用によりマスタクロックの入力が中断しても自
走時間内であれば、マスタクロツタと同一周波数の装置
クロック■を発生し続けるものである。
４−Ｎ、 ４−Ｅはそれぞれ現用と予備の例えばディジ
タル多重変換回路などのデータ処理部であり、前段のＰ
ＬＬ回路からの装置クロック■の供給を受けて、入力さ
れた低次群データを多重化して高次群データに変換する
ものである。
タル多重変換回路などのデータ処理部であり、前段のＰ
ＬＬ回路からの装置クロック■の供給を受けて、入力さ
れた低次群データを多重化して高次群データに変換する
ものである。
このように二重化された構成の伝送装置において、常用
されている現用のクロック発生部１−Ｎに障害が発生し
てクロック断になると、所定時間後にクロック監視部１
１は切替制御信号■を出力して現用と予備の切替スイッ
チ回路２−Ｎ、 ２−Ｅがそれぞれ現用と予備のＰＬＬ
回路３−Ｎ、 ３−Ｅに供給するマスタクロックを予備
クロック■に切替える。この切替に要する時間中は、Ｐ
ＬＬ回路３−Ｎ、 ３−Ｅへのマスタクロツタの供給が
途切れるが、ＰＬＬ回路３−Ｎ、 ３−Ｅは自走して、
現用マスタクロックが途切れる前と同様な装置クロック
■をデータ処理部に供給する。そしてこの切替えにより
予備のクロック発生部１−Ｅから、途切れる前のマスタ
クロック■と同一位相の予備マスタクロック■の供給が
再開されるので、ＰＬＬ回路３−Ｎ、 ３−Ｅは再度入
力マスタクロックに同期がとられて装置クロック■の発
生を継続する。すなわち切替スイッチによりマスタクロ
ック供給源の切替えが行わる間にも、二重化されたデー
タ処理部には正常な装置クロックの供給が行われるので
作成される多重化信号等にデータエラーが発生すること
が防止される。
されている現用のクロック発生部１−Ｎに障害が発生し
てクロック断になると、所定時間後にクロック監視部１
１は切替制御信号■を出力して現用と予備の切替スイッ
チ回路２−Ｎ、 ２−Ｅがそれぞれ現用と予備のＰＬＬ
回路３−Ｎ、 ３−Ｅに供給するマスタクロックを予備
クロック■に切替える。この切替に要する時間中は、Ｐ
ＬＬ回路３−Ｎ、 ３−Ｅへのマスタクロツタの供給が
途切れるが、ＰＬＬ回路３−Ｎ、 ３−Ｅは自走して、
現用マスタクロックが途切れる前と同様な装置クロック
■をデータ処理部に供給する。そしてこの切替えにより
予備のクロック発生部１−Ｅから、途切れる前のマスタ
クロック■と同一位相の予備マスタクロック■の供給が
再開されるので、ＰＬＬ回路３−Ｎ、 ３−Ｅは再度入
力マスタクロックに同期がとられて装置クロック■の発
生を継続する。すなわち切替スイッチによりマスタクロ
ック供給源の切替えが行わる間にも、二重化されたデー
タ処理部には正常な装置クロックの供給が行われるので
作成される多重化信号等にデータエラーが発生すること
が防止される。
以上説明した如く、二重化されたクロック発生部の切替
えによって瞬断が生じても、ＰＬＬ回路で吸収されデー
タ処理部へ供給される装置クロックには瞬断が発生しな
いので、信頼度の高い伝送装置が得られるという効果が
ある。
えによって瞬断が生じても、ＰＬＬ回路で吸収されデー
タ処理部へ供給される装置クロックには瞬断が発生しな
いので、信頼度の高い伝送装置が得られるという効果が
ある。
第１図は、本発明のクロック供給方式の原理構成図、
第２図は、本発明の一実施例の回路図、第３図は、従来
のクロック供給方式を示すブロック図、 である。 図において、 １−Ｎ、 １−Ｅ クロック発生部、２、２−Ｎ、
２−Ｅ 切替スイッチ、３、３−Ｎ、 ３−Ｅ −Ｐ
Ｌ Ｌ回路、４、４−Ｎ、 ４−Ｅ データ処理部
、クロック監視部、 である。 本た明のフロ・・、フ１凡恰ηへ〇片理構成口第１ 図 従来のフ日、７フ併給η六に示すプロ、Ｉ７図奸 ３
図
のクロック供給方式を示すブロック図、 である。 図において、 １−Ｎ、 １−Ｅ クロック発生部、２、２−Ｎ、
２−Ｅ 切替スイッチ、３、３−Ｎ、 ３−Ｅ −Ｐ
Ｌ Ｌ回路、４、４−Ｎ、 ４−Ｅ データ処理部
、クロック監視部、 である。 本た明のフロ・・、フ１凡恰ηへ〇片理構成口第１ 図 従来のフ日、７フ併給η六に示すプロ、Ｉ７図奸 ３
図
Claims (1)
- 【特許請求の範囲】 外部から供給された基本クロックを逓倍して該基本クロ
ックに同期したマスタクロックを発生する現用と予備の
二つのクロック発生部（１−Ｎ、１−Ｅ）と、 前記二つのマスタクロックが入力され、現用クロック発
生部（１−Ｎ）からのマスタクロックに異常が発生する
と予備クロック発生部（１−Ｅ）からのマスタクロック
に切替えて出力する切替スイッチ（２）と、 該切替スイッチ（２）が出力するマスタクロックが入力
されて、該マスタクロックに位相同期した同一周波数の
装置クロックを発生してデータ処理部（４）に供給する
ＰＬＬ回路（３）とを有し、前記切替スイッチ（２）の
切替処理時間中にも無瞬断でデータ処理部（４）に装置
クロックを供給することを特徴とするクロック供給方式
。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17101590A JPH0457536A (ja) | 1990-06-27 | 1990-06-27 | クロック供給方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17101590A JPH0457536A (ja) | 1990-06-27 | 1990-06-27 | クロック供給方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0457536A true JPH0457536A (ja) | 1992-02-25 |
Family
ID=15915519
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17101590A Pending JPH0457536A (ja) | 1990-06-27 | 1990-06-27 | クロック供給方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0457536A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5883533A (en) * | 1995-09-26 | 1999-03-16 | Nec Corporation | Clock signal generating device having a redundant configuration |
| KR100487561B1 (ko) * | 2001-12-15 | 2005-05-03 | 엘지전자 주식회사 | 동기 전송 시스템에서 망동기 블록 이중화 장치 및 그제어 방법 |
| CN100454803C (zh) * | 2003-09-23 | 2009-01-21 | 华为技术有限公司 | 一种快速无毛刺的时钟倒换方法和装置 |
-
1990
- 1990-06-27 JP JP17101590A patent/JPH0457536A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5883533A (en) * | 1995-09-26 | 1999-03-16 | Nec Corporation | Clock signal generating device having a redundant configuration |
| KR100487561B1 (ko) * | 2001-12-15 | 2005-05-03 | 엘지전자 주식회사 | 동기 전송 시스템에서 망동기 블록 이중화 장치 및 그제어 방법 |
| CN100454803C (zh) * | 2003-09-23 | 2009-01-21 | 华为技术有限公司 | 一种快速无毛刺的时钟倒换方法和装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100882391B1 (ko) | 심리스 클록 | |
| JPH0457536A (ja) | クロック供給方式 | |
| JP2543138B2 (ja) | 網同期装置および網同期方法 | |
| EP0800136B1 (en) | Fault tolerant clock signal source for triplicated data processing system | |
| US6999546B2 (en) | System and method for timing references for line interfaces | |
| KR100468577B1 (ko) | 이중화시스템의 클럭 및 프레임동기신호 안정장치 | |
| KR100222406B1 (ko) | 이중화 구조를 가지는 클럭 동기 장치 및 이중화 구현 방법 | |
| KR0164110B1 (ko) | 시스템 클럭 분배 장치 | |
| KR100343929B1 (ko) | 기준 클럭 감시 장치 | |
| KR200185362Y1 (ko) | 시스템 클럭 이중화 장치 | |
| KR100228379B1 (ko) | 이중화된 시스템에서의 클럭 공급장치 | |
| JPH09116425A (ja) | クロック供給回路 | |
| JPH06232739A (ja) | クロック冗長化方式 | |
| KR0136521B1 (ko) | 이중화 클럭선택장치 | |
| JPH0741230Y2 (ja) | 低次群障害発生時用スタッフ率固定回路 | |
| JPH02206931A (ja) | クロック位相調整装置 | |
| JPH0783330B2 (ja) | クロック切替方式 | |
| KR100328761B1 (ko) | 광통신 시스템의 시스템 클럭 유니트 스위칭 장치 | |
| JPH0347615B2 (ja) | ||
| JPH02159611A (ja) | システムクロック二重化方式 | |
| JPS63228821A (ja) | 位相同期ル−プの保護回路 | |
| JPH04290348A (ja) | 二重化された情報転送処理装置の系切替方式 | |
| JPH0265540A (ja) | クロック再生回路 | |
| KR20020005830A (ko) | 동기전송모듈의 이중화된 인터페이스 카드간 클럭동기화장치 | |
| JPH1098454A (ja) | クロック信号供給部の構成方式 |