JPH0347615B2 - - Google Patents

Info

Publication number
JPH0347615B2
JPH0347615B2 JP56009077A JP907781A JPH0347615B2 JP H0347615 B2 JPH0347615 B2 JP H0347615B2 JP 56009077 A JP56009077 A JP 56009077A JP 907781 A JP907781 A JP 907781A JP H0347615 B2 JPH0347615 B2 JP H0347615B2
Authority
JP
Japan
Prior art keywords
clock
clock pulse
pulse
supply
phase
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP56009077A
Other languages
English (en)
Other versions
JPS57123748A (en
Inventor
Takashi Morita
Makoto Oonishi
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP56009077A priority Critical patent/JPS57123748A/ja
Publication of JPS57123748A publication Critical patent/JPS57123748A/ja
Publication of JPH0347615B2 publication Critical patent/JPH0347615B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00Arrangements for synchronising receiver with transmitter
    • H04L7/0079Receiver details
    • H04L7/0083Receiver details taking measures against momentary loss of synchronisation, e.g. inhibiting the synchronisation, using idle words or using redundant clocks

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Detection And Prevention Of Errors In Transmission (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)

Description

【発明の詳細な説明】 本発明は、デイジタル通信システムにおいて、
2重化されたクロツク源から所定のクロツクパル
スを各装置へ供給するためのクロツク供給方式に
関するものである。
まず、従来方式を図に従つて説明する。
第1図は、従来のクロツク供給方式の一例の方
式構成図である。
ここで、1は、クロツクパルス供給装置、1−
1,1−2は、その2重化されたクロツクパルス
発生部、1−3,1−4は、同フレームパルス供
給部、1−5A,1−5Bは、同クロツクルート
切替部、2A,2Bは、クロツクパルス供給路、
3A,3Bは、クロツクパルス受信装置である。
クロツクパルス受信装置3A,3Bは、2重化
されており、同一クロツクルートのクロツクパル
スを受け、それぞれ、これを当該系の各装置に対
して分配をするものである。
したがつて、クロツクルート切替部1−5A,
1−5Bおよびクロツクパルス供給路2A,2B
も、これに対応して2重化されて設けられたもの
である。
クロツクパルス供給装置1において、そのクロ
ツクパルス発生部1−1,1−2は、それぞれ、
クロツクパルスを発生し、これを対応するフレー
ムパルス供給部1−3,1−4に入力する。
フレームパルス供給部1−3,1−4は、それ
ぞれ、当該クロツクパルスを受け、対応するクロ
ツクルートCLK0,CLK1に対し、それをその
まま送出し、また、それを基本として所望値に分
周してフレームパルスを作成・送出する。
クロツクルート切替部1−5A,1−5Bは、
それぞれ、あらかじめ他から決定・指示され、ま
たは自身で決定したクロツクルートCLK0,
CLK1のいずれか同一のものを選考し、そのク
ロツクパルスおよびフレームパルスをクロツクパ
ルス供給路2A,2B経由でクロツクパルス受信
装置3A,3Bへ送出する。
このような従来方式においては、例えば、クロ
ツクルートCLK0によつてクロツク供給(クロ
ツクパルス、フレームパルスの供給)が行われて
いた場合、何らかの原因(クロツク断等)によつ
てクロツク供給がクロツクルートCLK1へ切替
えられたとき、クロツクパルス発生部1−1,1
−2およびフレームパルス供給部1−3,1−4
が非同期であるので、その切替時に (1) クロツクパルス、フレームパルスの供給を受
けてい各装置間の同期がくずれる。
(2) デイジタルデータが数フレーム分だけスリツ
プする。
という問題が生ずる。
この問題は、音声通信の場合には、雑音の発生
または音声の中断などの原因となるが、通常、切
替時だけの短時間ですむので、通話全体の瞭解性
にさしたる影響を与えない。
しかしながら、データ通信の場合には、データ
の欠落または誤りなどの原因となり、これらは、
致命的な欠点となる。通常、データ通信システム
系においては特に上記フレームパルスの供給部は
数拾箇所以上に分散していることが多く、上記デ
ータの欠落や誤りの発生は避け難いという問題が
あつた。
本発明の目的は、上記した従来技術の欠点をな
くし、クロツクパルスおよびフレームパルス同期
を一元管理し、クロツクルートの切替を行つても
安定したクロツク供給を行うことができるクロツ
ク供給方式を提供することにある。
本発明の特徴は、2重化された各クロツクパル
ス発生部および各フレームパルス供給部の間をマ
スター・スレーブ形式で常に同期をとるごとく接
続し、また、クロツクパルス供給路に位相同期回
路を付加することにより、上記クロツクパルス供
給路で発生するジツタを含み、クロツクルート切
替時に発生するジツタを吸収しうるごとくしたク
ロツク供給方式にある。
以下、本発明の実施例を図に基づいて説明す
る。
第2図は、本発明に係るクロツク供給方式の一
実施例の方式構成図、第3図は、その主要部のブ
ロツク図である。
第2図で、10は、クロツクパルス供給装置、
11,12は、その2重化されたクロツクパルス
発生部、13,14は、同フレームパルス供給
部、15A,15Bは、同クロツクルート切替
部、20A,20Bは、クロツクパルス供給路、
30A,30Bは、クロツクパルス受信装置、4
0A,40Bは、位相同期回路である。
また、第3図で、11a,12aは、クロツク
パルス発生部11,12の分周・位相比較器、1
1b,12bは、同アツプダウンカウンタ、11
c,12cは、同プロセツサ、11d,12d
は、同デイジタル・アナログコンバータ、11
e,12eは、同電圧制御水晶発振器、13a,
14aは、フレームパルス供給部13,14のク
ロツク断監視回路、13b,14bは、同常用・
予備決定回路、13c,14cは、同セレクタ、
13d,14dは、同カウンタである。
まず、第2図に基づいて本実施例の方式概要を
説明する。
クロツクパルス発生部11,12およびフレー
ムパルス供給部13,14におけるクロツクパル
ス、フレームパルスの発生・供給については、第
1図の従来例と同様である。
また、クロツクパルス受信装置30A,30B
も、同様に2重化されており、同一クロツクルー
トからクロツク供給(クロツクパルス、フレーム
パルスの供給)を受け、それぞれ、当該系の各装
置に対してクロツク分配をするものである。
したがつて、クロツクルート切替部15A,1
5B、クロツクパルス供給路20A,20Bおよ
び位相同期回路40A,40Bも、これに対応し
て2重化されている。
なお、これらは、必ずしも2重化されていない
場合もありうるが、そのときには、例えば、クロ
ツクルート切替部15A、クロツクパルス供給路
20A、位相同期回路40A、クロツクパルス受
信装置30Aの1系統のみとなる。
いま、クロツクパルス発生部11,12間およ
びフレームパルス供給部13,14間は、互いに
マスター・スレーブ形式により、いずれか一方が
マスター側となり、他方がスレーブ側となつてマ
スター側に常に同期するように接続されているも
のとする。
すなわち、クロツクルートCLK0がマスター
側としてクロツクルート切替部15A,15Bで
選択されていると、クロツクルートCLK1に係
るクロツクパルス、フレームパルスは、それぞ
れ、クロツクパルス発生部11,12およびフレ
ームパルス供給部13,14間のマスター・スレ
ーブ形式の同期動作により、常にクロツクパルス
発生部11、フレームパルス供給部13からのク
ロツクパルス、フレームパルスに従属同期をして
いる。
したがつて、何らかの原因(例えば、クロツク
ルートCLK0のクロツク断など)により、クロ
ツクルート切替部15A,15Bにおいてクロツ
クルートCLK0からクロツクルートCLK1への
切替えが行われても、同期はずれによるジツタは
全く発生せず、その切替ジツタが発生するが、こ
れは通常わずかなものである。
しかも、切替後のクロツクルートCLK1のク
ロツクパルス、フレームパルスは、その切替ジツ
タが位相同期回路40A,40Bで吸収され、ク
ロツクパルス受信回路30A,30Bへは正常な
ものとして供給される。
このようにクロツクルート切替が行われても、
このクロツク供給を受ける各装置は、フレームの
スリツプなどの誤動作、中断を起すことなく、正
常に動作を継続することができる。
クロツクルート切替が行われると、例えば、ク
ロツクルートCLK1側がマスター側、クロツク
ルートCLK0側がスレーブ側となり、マスタ
ー・スレーブ形式の同期動作が行われる。
なお、位相同期回路40A,40Bは、例えば
フエーズロツクループ回路などを利用して構成す
ることができ、クロツクパルス供給路20A,2
0Bに起因するジツタをも吸収することができ、
また、その短期安定度を保証すれば、長期安定度
は10-4程度のものでも実用上の支障がない。
また、クロツクパルス供給路20A,20Bに
起因するジツタが実用上の支障がない程度に少な
ければ、クロツクパルス供給装置10側に付加し
てもよい。
次に、第3図に基づき、クロツクパルス発生部
11,12間およびフレームパルス供給部13,
14間のマスター・スレーブ形式の同期動作につ
いて説明する。
まず、クロツクパルス発生部11,12におい
て、電圧制御水晶発振器11e,12eの出力
(クロツクパルス)は、それぞれ、フレームパル
ス供給部13,14へ送出されるとともに、分
周・位相比較器11a,12aへフイードバツク
され、ここで両者の位相が比較され、その位相差
データは、アツプダウンカウンタ11b,12b
で計数されてプロセツサ11c,12cへ入力さ
れる。
プロセツサ11c,12cは、それぞれ、その
相互間交絡接続により、いずれがマスター側、ス
レーブ側であるかを識別している。
いま、プロセツサ11cがマスター側であると
すれば、これは、アツプダウンカウンタ11bか
ら入力されるデータは無視し、あらかじめ格納し
ているデータに基づいて独自にデイジタル・アナ
ログコンバータ11dへ情報を送出し、これに電
圧制御水晶発振器11eの発振周波数を制御せし
めて出力クロツクパルスを決定する。
これに対して、プロセツサ12cは、常にマス
ター側のクロツクパルスを正しいものとし、自系
のクロツクパルスをマスター側に合せるようにす
る。
すなわち、プロセツサ12cの累積器ACCに
よつてアツプダウンカウンタ12bからの位相差
データの累積処理を行い、その処理結果の低域成
分のみを同デイジタルフイルタDF経由でデイジ
タル・アナログコンパータ12dに入力し、その
出力によつて電圧制御水晶発振器12eを制御
し、その出力クロツクパルスをマスター側のもの
に同期せしめることができる。
以上の動作は、マスター側、スレーブ側が上述
と逆になつても同様であつて、クロツクパルス発
生部11,12の出力クロツクパルスは、常に同
期したものとすることができる。
次いで、フレームパルス供給部13,14にお
いては、プロセツサ11c,12cから常用・予
備決定回路13b,14bに対する指示により、
フレームパルス供給部13がマスター側となつて
いるものとする。
すなわち、常用・予備決定回路13b,14b
は、それぞれ、セレクタ13c,14cにクロツ
クパルス発生部11の出力クロツクパルスを選択
せしめるようにする。
したがつて、セレクタ13c,14cの出力
は、それぞれ、そのままクロツクルートCLK0,
CLK1のクロツクパルスCPになるとともに、カ
ウンタ13d,14dのクロツク入力端子CKに
入力され、そこで所定数の計数が行われるごとに
出力を送出し(分周し)、これをクロツクルート
CLK0,CLK1のクロツクパルスFPとする。
この際、カウンタ14dは、そのリセツト入力
端子CKにカウンタ13dの出力(フレームパル
スFP)が入力されてリセツトされるので、フレ
ームパルス供給部14のフレームパルスFP(クロ
ツクルートCLK1)は、クロツクルートCLK0
側のものに完全に従層して同期することになる。
以上の動作は、マスター側、スレーブ側が上述
と逆になつても同様である。
なお、クロツク断監視回路13a,14aは、
それぞれ、クロツクパルス発生部11,12から
のクロツクパルスを常に監視しており、マスター
側のクロツク断を検出すると、直ちに常用・予備
決定回路13b,14bへその旨の情報を送出
し、これにセレクタ13c,14cの切替動作を
行わしめ、スレーブ側のクロツクパルスを選択せ
しめるようにする。
上記実施例において、プロセツサ11c,12
cは、その主要動作が累積器ACC、デイジタル
フイルタDF等のハード的構成によるものとして
説明したが、本発明は、これに限定されるもので
ない。
すなわち、プロセツサ11c,12cは、蓄積
プログラム制御式のものとし、前述の所定の機能
をソフトウエア処理で実現することができること
は明らかで、この場合には、汎用のマイクロプロ
セツサユニツト(いわゆる、マイクロコンピユー
タ)を利用し、経済化、信頼性向上を図ることが
できる。
以上、詳細に説明したように、本発明によれ
ば、2重化されたクロツク源からのクロツクルー
ト切替を行つても、常に安定したクロツク供給を
行うことができ、また、クロツクパルス供給路の
ジツタをも吸収して正確なクロツク供給を行うこ
とができるもので、次に本発明の具体的効果を列
記する。
(1) クロツクパルスおよびフレームパルスの同期
を一元管理(集中管理)することが出来るた
め、クロツクを分配している系全体としての信
頼性が極めて高くなる。
(2) クロツクのジツタや同期ズレ等に対する故障
が極めて少くなり、システム全体の信頼性が向
上し、系切替時のフレームスリツプ等の問題も
なくなる。これによりマスターとスレーブが自
在に交替し得る2重系のクロツク供給方式が可
能となる。
(3) クロツク系とフレーム系がまとめて一元管理
される結果、同期ずれ、フレームスリツプ、ま
たは激しいジツター等を検知したとき、同時に
リトライすることが可能となり、システム全体
としての信頼性を高く保つことが出来る。
(4) フレームパルスもクロツクパルスと同様に取
扱うことが出来、設計時にフレームパルスも電
源や、クロツクパルスと同様に汎用的な信号源
として適用することが可能となり設計上の負担
が軽くなる。また信号取扱い先ごとのフレーム
パルス供給部が不用となり、システム全体の構
成が簡単になる。
【図面の簡単な説明】
第1図は、従来のクロツク供給方式の一例の方
式構成図、第2図は、本発明に係るクロツク供給
方式の一実施例の方式構成図、第3図は、その主
要部のブロツク図である。 10はクロツクパルス供給装置、11,12…
…クロツクパルス発生部、11a,12a……分
周・位相比較器、11b,12b……アツプダウ
ンカウンタ、11c,12c……プロセツサ、1
1d,12d……デイジタル・アナログコンバー
タ、11e,12e……電圧制御水晶発振器、1
3,14……フレームパルス供給部、13a,1
4a……クロツク断監視回路、13b,14b…
…常用・予備決定回路、13c,14c……セレ
クタ、13d,14d……カウンタ、15A,1
5B……クロツクルート切替部、20A,20B
……クロツクパルス供給路、30A,30B……
クロツクパルス受信装置、40A,40B……位
相同期回路。

Claims (1)

  1. 【特許請求の範囲】 1 2重化された2系統のクロツクパルス発生手
    段を含むクロツク供給方式において各クロツクパ
    ルス発生手段は自系のクロツクパルスと他系のク
    ロツクパルスの位相を比較する手段と、自系がマ
    スター(主)であるか、スレーブ(従)であるか
    を識別する手段と、該手段の識別結果によつて、
    自系がスレーブ側の場合に上記位相を比較する手
    段による比較結果に基いて位相差データの累積処
    理を行う手段と、該処理結果の低域成分を抽出す
    る手段と、該抽出結果によつて自系の発振器を制
    御する手段とを有し、上記クロツクパルス発生手
    段の発振出力部に夫々接続され、上記各クロツク
    パルス発生手段に対応して2重化して設けられた
    各クロツクに基いて生成するフレームパルス発生
    手段と該フレームパルス発生手段のそれぞれに対
    応して設けられた上記クロツクパルス発生手段か
    らのクロツクがいずれのクロツクパルス発生手段
    からの出力であるかを識別する手段と、該スレー
    ブ側のフレームパルスを作成するカウンタのリセ
    ツトをマスタ側よりの指示に従つて行うことによ
    り、該マスタ側と同期する手段と、少くもマスタ
    ー側クロツクパルスの異常を監視する手段と、該
    監視する手段に夫々接続され、マスター側のクロ
    ツクパルスが異常のときスレーブ側のクロツクパ
    ルスに切替える手段を有することを特徴とするク
    ロツク供給方式。 2 上記位相比較結果に基いてアツプダウンカウ
    ンタを駆動し該カウンタの出力によつて上記位相
    差データの累積処理を行うものであることを特徴
    とする第1項記載のクロツク供給方式。 3 上記各クロツクパルス供給路に位相同期回路
    を付加することにより、上記クロツクパルス供給
    路でクロツクルート切替時に発生する位相変動を
    吸収しうるごとくすることを特徴とする第1項ま
    たは第2項記載のクロツク供給方式。 4 上記発振器が電圧制御発振器であることを特
    徴とする第1項記載のクロツク供給方式。
JP56009077A 1981-01-26 1981-01-26 Clock supply system Granted JPS57123748A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP56009077A JPS57123748A (en) 1981-01-26 1981-01-26 Clock supply system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP56009077A JPS57123748A (en) 1981-01-26 1981-01-26 Clock supply system

Publications (2)

Publication Number Publication Date
JPS57123748A JPS57123748A (en) 1982-08-02
JPH0347615B2 true JPH0347615B2 (ja) 1991-07-19

Family

ID=11710546

Family Applications (1)

Application Number Title Priority Date Filing Date
JP56009077A Granted JPS57123748A (en) 1981-01-26 1981-01-26 Clock supply system

Country Status (1)

Country Link
JP (1) JPS57123748A (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS636934A (ja) * 1986-06-26 1988-01-12 Nec Corp 網同期方式
JPH086854A (ja) * 1993-12-23 1996-01-12 Unisys Corp アウトボードファイルキャッシュ外部処理コンプレックス

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5028146A (ja) * 1973-07-19 1975-03-22

Also Published As

Publication number Publication date
JPS57123748A (en) 1982-08-02

Similar Documents

Publication Publication Date Title
US6204732B1 (en) Apparatus for clock signal distribution, with transparent switching capability between two clock distribution units
US6707828B1 (en) Synchronization of a network element in a synchronous digital communications network
JPH06102964A (ja) 情報処理システム
KR100882391B1 (ko) 심리스 클록
CA2125450C (en) Method and apparatus for switching of duplexed clock system
JPH0347615B2 (ja)
JPH06104882A (ja) 網同期クロック供給装置
JPH09261210A (ja) 同期伝送システムの同期クロック分配方式
KR100328757B1 (ko) 전송시스템의 클럭신호 전환에 의한 오류방지 장치
EP0800136B1 (en) Fault tolerant clock signal source for triplicated data processing system
JP4661509B2 (ja) 伝送装置
US6999546B2 (en) System and method for timing references for line interfaces
JP3034388B2 (ja) 位相同期発振器
KR100222406B1 (ko) 이중화 구조를 가지는 클럭 동기 장치 및 이중화 구현 방법
KR100328761B1 (ko) 광통신 시스템의 시스템 클럭 유니트 스위칭 장치
US7468991B2 (en) Methods and devices for synchronizing the timing of logic cards in a packet switching system without data loss
KR100343929B1 (ko) 기준 클럭 감시 장치
JPS6226605B2 (ja)
JPH0267820A (ja) 標準周波数クロック発生装置
KR19980066883A (ko) 다중컴퓨터 시스템의 클럭 생성장치
JPS63228821A (ja) 位相同期ル−プの保護回路
JPH04291819A (ja) 位相同期ループ回路及び基準信号選択回路
JP3160904B2 (ja) 位相同期発振回路装置
KR920005924B1 (ko) 교환기 노드간의 클럭동기회로
JPH0457536A (ja) クロック供給方式