JPS6238731B2 - - Google Patents

Description

【発明の詳細な説明】 本発明は多重レベルの記憶階層に係り、更に詳
細に説明すれば記憶階層の上位レベルに置かれた
データを制御することに係る。

米国特許第3569938号に記述されているよう
に、周辺システムの記憶階層は見かけ上の記憶を
与えるために長年にわたつて使用されてきた。こ
の米国特許は、要求時ページング・システムにキ
ヤツシユ記憶を設けると、周辺システムの記憶機
構が大容量を有するように見え、しかも通常のバ
ツキング記憶より高速のアクセス能力を有するよ
うに見えることを教示している。またこの米国特
許は、バツキング記憶が磁気テープ又は磁気デイ
スク記憶装置の如き持久性記憶であるのに対し、
キヤツシユ記憶は磁気コア記憶の如き非持久性記
憶であることを教示する。技術が進歩した現在で
は、キヤツシユ記憶として半導体記憶を使用する
ことができる。米国特許第3839704号は、他の形
式の記憶階層を記述している。記憶階層の重要な
側面は、データの保全性（integrity）である。即
ち、中央処理ユニツト（CPU）又は他のデータ
処理装置の如きユーザから受取られるデータは、
正しい状態で又はエラーが存在しうるという指示
を伴なつて、供給ユニツトへ戻されねばならな
い。この点について記憶階層の分野で普通に使用
されている技法は、上位レベルから下位レベル
（持久性記憶）へデータを移動するとともに、上
位レベルにおけるデータを制限して他のデータを
記憶することができるようにする、というもので
ある。米国特許第4020466号は上位レベルから下
位レベルのバツキング記憶へ変更データをコピー
することを示し、米国特許第4077059号は予定の
条件下でコピー・バツクを強制することを示して
いる。このようなコピー・バツク動作は大量のデ
ータを対象として行なわれることがあるが、この
ような場合には使用ユニツトによるデータのアク
セスが妨げられるので、記憶階層の性能が全体と
して低下することになる。この問題は、上位レベ
ルから下位レベルへコピー・バツクする必要があ
るのは変更データだけであることを教示する、米
国特許第3588839号によつて部分的に解決され
る。

記憶階層は種々の形式を有する。たとえば、前
掲の米国特許第3569938号では、単一のキヤツシ
ユ記憶が複数の使用ユニツトをサービスしてい
る。米国特許第3735360号は、性能向上のために
各プロセツサにそれ自体のキヤツシユ記憶を設け
ることを示している。記憶階層の性能に影響する
ものとしては、キヤツシユ記憶へ予定のデータを
置くために使用されるアルゴリズム及び他の制御
がある。この意味で、米国特許第3898624号はバ
ツキング記憶からキヤツシユ記憶へデータをフエ
ツチするに要する時間を、CPUで実行されてい
るプログラムに従つて操作員が選択しうることを
示している。このようにして、CPUによつて必
要とされるデータだけをキヤツシユ記憶、即ち記
憶階層の上位レベルに置くことが望まれるのであ
る。この方式は一層有用なデータが上位レベルの
記憶位置に記憶されることを許容する。これらの
すべての動作は著しく複雑である。従つて、記憶
階層の最良の管理様式を評価するために、種々の
記憶階層用評価プログラムが使用された。米国特
許第3964028号及び第4068304号は、これらの目標
を達成するために記憶階層の性能をモニタするこ
とを示している。さらに、データの保全性を維持
しつつ最適の性能を保証するために、種々の型式
の記憶階層において多くのことがなされねばなら
ない。記憶階層に関する多くの作業は、CPUへ
接続されたキヤツシユ記憶と主記憶との組合せに
ついて行なわれた。キヤツシユ記憶と主記憶との
組合せについて得られた諸原理は、前掲の米国特
許第3569938号で最初に示唆されたように、キヤ
ツシユ記憶付きの周辺システムに直接的に関係し
ている。もちろん、過去においては磁気テープ及
び磁気デイスク記憶からのデータをバツフアする
ために主記憶が使用された。即ち、主記憶は
CPUの作業記憶として使用されただけでなく、
周辺デバイスのバツフアとしても使用されたので
ある。

前述の性能モニタによつて明らかになつたこと
は、データ処理全体の性能及び保全性の観点から
すれば、使用ユニツトとバツキング記憶との間に
設けられたキヤツシユ記憶を常時使用することは
必ずしも最良の方策ではない、ということであ
る。たとえば、米国特許第4075686号は特殊命令
によつてキヤツシユ記憶を選択的にオン（非バイ
パス）及びオフ（バイパス）状態に切換えること
を教示している。また、バツキング記憶は複数の
セグメントへ分割され、そのうち幾つかのセグメ
ントは逐次的な入出力動作についてバイパスされ
た。またこの特許は、或るコマンドについてはキ
ヤツシユ記憶を使用しないことが望ましいことを
教示している。他の米国特許第4268907号は、デ
ータのフエツチを指定する或るコマンドについて
指示フラグが予定の状態へセツトされることを教
示している。このような指示フラグが予定の状態
へセツトされていると、置換回路は後続する予定
のコマンドに応答してキヤツシユ記憶をバイパス
し、かくてキヤツシユ記憶に現に記憶されている
多数のデータ命令の置換を防止する。他の米国特
許第4189770号は、オペランドについてはキヤツ
シユ記憶をバイパスするけれども、命令について
はキヤツシユ記憶を使用することを教示する。

直接アクセス記憶装置（DASD）とも呼ばれる
デイスク記憶は、データ処理のために大容量のラ
ンダム・アクセス式持久記憶を与える。既に提案
されているように、このDASDにキヤツシユ記憶
を付加すると、一層優れた性能及びスループツト
を有する記憶階層が提供されるだけでなく、デー
タ記憶のコスト及び電力量が減少し、容積単位当
りの記憶効率が増大する。このような性能改善が
可能となるのは、主として（DASDを直接的にア
クセスするのではなく）キヤツシユ記憶に置かれ
たデータのコピーをアクセスすることによつて満
足されるようなデータ記憶アクセスの数が最大に
なるためである。この記憶階層の管理は、キヤツ
シユ記憶を通して満足されうるアクセス回数の比
率を増大するように、キヤツシユ記憶へデータを
動的に記入し且つキヤツシユ記憶からデータを動
的に削除することを含む。DASDへの或るコマン
ドは、キヤツシユ記憶が存在するか否かに拘わり
なく、周辺デバイスへのアクセスを必要とする。
このようなコマンドには、IPL（初期プログラ
ム・ローダ）を読出すもの、ホーム・アドレスを
書込むもの、カウント・キー・データを書込むも
の、等が含まれる。このようなDASDに関係する
コマンドを使用すると、ユーザはDASDをアクセ
スし、オリエンテーシヨンと呼ばれるデイスク回
転との同期を獲得し、次いでDASDと直接的に動
作することができる。キヤツシユ記憶が使用され
る場合、一般に当該要求に関する、DASD記録表
面の回転オリエンテーシヨンを必要とする探索コ
マンドの如きコマンドはキヤツシユ記憶を探索
し、そしてあたかも該キヤツシユ記憶がDASDで
あるかのように処理を行なうことができるので、
これによつて性能を改善することができるのであ
る。ここで注意すべきは、ホストのプログラムは
DASDのアクセスを最適化するようにDASDヘツ
ドのシーク及び待ち時間特性を織込んで作成され
ている、ということである。本発明はキヤツシ
ユ・ミスが生ずるたびにこのことを利用するよう
にしている。この発明によらなければ、キヤツシ
ユ・デイレクトリを探索している間に高性能
DASDのオリエンテーシヨンが失なわれやすくな
る。この傾向は、数メガ・バイト級の大きなキヤ
ツシユを用いてそのデイレクトリの探索に一層時
間を要する場合に顕著になる。従つて、このよう
な場合には、付加されたキヤツシユ記憶によつて
DASDの性能が改善されるのではなく、かえつて
DASDの性能が低下することになる。本発明は全
体的な性能の改善を保証するものである。多重ト
ラツク・コマンドについては、コマンド・チエー
ンはレコードに対する読出し／書込み機構の現在
の相対的位置に敏感（sensitive）である。オリ
エンテーシヨンの感知性（sensitivity）が生ずる
場合、このようなコマンドは所謂ホーム・アドレ
ス、隣接してアドレスされるトラツク又は次のト
ラツクのレコード０又はレコード１に対して処理
されねばならないので、オリエンテーシヨンが失
われ且つ必要とされるときは時間損失というペナ
ルテイが課せられる。この時間損失はDASDの待
ち時間周期に等しい。従つて、多重トラツク動作
では、キヤツシユ記憶に記憶されたデータのコピ
ーについてそのキヤツシユ・デイレクトリが探索
されるとき、或る動作条件の下で、DASDデイス
クを２回転することが必要になることがある。

所謂シーク・ヘツド・コマンド、即ち多重デイ
スク式DASDにおける変換器相互間で電子的スイ
ツチングを行なわしめるようなコマンドは、回転
デイスクに関する読出し／書込み機構の現位置に
敏感である。本発明の入出力コマンド・チエーン
及びDASD上でアクセスされるデータは、次のア
クセス・トラツクに関するオリエンテーシヨンが
一定時間内に確立されるように、即ちオリエンテ
ーシヨンを失うことなく電子的なトラツク・スイ
ツチングを許容する如きデイスク上のデータの回
転オフセツトが存在するように、構成されてい
る。この一定時間は既知のデバイス特性から決定
され、通常はキヤツシユ記憶を備えていないデバ
イスがスイツチング動作を行なうに必要な時間に
接近している。多重トラツク動作における周辺シ
ステムの動作特性に起因して、このような時間損
失が拡大されることがある。というのは、遂行中
の他の動作が多重トラツク動作において反復的な
アクセスを必要とすることがあるからである。従
つて、オリエンテーシヨンの喪失を防止しつつデ
ータの保全性を維持するように動作する、キヤツ
シユ記憶付きDASDを提供することが望ましい。

〔発明の要約〕

本発明の目的は、キヤツシユ記憶付きデイス
ク・システムを提供することにあり、特にデイス
ク記憶とキヤツシユ記憶の相互作用が保全性及び
性能について最適化されるようなキヤツシユ記憶
付きデイスク・システムを提供することにある。

本発明に従つたキヤツシユ記憶付きデイスク・
システムは複数のデイスク記憶を有し、該デイス
ク記憶はキヤツシユ記憶を共有するように接続さ
れる。キヤツシユ記憶はデイレクトリ手段を通し
てアクセス可能であり、そして該デイレクトリ手
段はキヤツシユ記憶のスペースが任意のデイスク
記憶のアドレス可能な部分へ割当てられているか
否かという指示を含む。キヤツシユ記憶付きデイ
スク・システムと使用ユニツトとの間のデータ転
送が起動される場合、まずこのデータ転送に関し
キヤツシユ記憶のスペースが割当てられているか
否かを決定するためにデイレクトリ手段が調べら
れる。もしこのようなスペースが割当てられてい
るならば、キヤツシユ記憶と使用ユニツトとの間
でデータ転送が行なわれる。一方、もしこのよう
なスペースがキヤツシユ記憶に割当てられていな
ければ、当該データ転送はデイスク記憶との間で
直接的に開始される。デイスク記憶のアクセスを
必要とする任意のデータ転送に続いて、このよう
なデータ転送に対するチエーンされた一連のデー
タ転送がこのデイスク記憶について継続的に行な
われる。このことは、このような後続のチエーン
式データ転送において転送される任意のデータに
ついてキヤツシユ記憶にスペースが割当てられて
いるとしても、そうである。

デイスク記憶ではそのアドレス可能な各シリン
ダはそれぞれのデイスク記録表面に１組のトラツ
クを有する。本発明は、データ信号をチエーンｂ
を１つのシリンダに制限することを含んでいる。
異なるシリンダをアクセスする場合、スペースが
割当てられているか否かを決定するためにキヤツ
シユ記憶が再びアクセスされる。

バツフア記憶付きを一層洗練すると、データを
キヤツシユ記憶へ固定することが可能である。本
発明によれば、任意のチエーン式データ転送を完
了した後、所与のに対する任意のデータ転送が固
定れた任意のデータに関係しているか否かを決定
するために、キヤツシユ記憶が調べられる。この
ようなデータ転送の任意の一致を検出すると、当
該上の更新されたレコードがキヤツシユ記憶へ転
送され、かくてキヤツシユ記憶にある固定データ
とデイスク記憶にあるデータとの間の一致が保証
される。DASDに置かれたデータが更新されるの
に対し、キヤツシユ記憶に置かれた対応するデー
タのコピーが更新されない場合、キヤツシユ記憶
に記憶されてはいるが固定されていないような後
者のデータを更新するかわりに、該データが無効
化、即ち実質的に削除される。

〔詳細な説明〕

添付の図面では、同一の参照番号は同一の構成
要素を示していることに注意されたい。第１図を
参照するに、中央処理ユニツト（CPU）の如き
使用ユニツト１０は線１１を介して記憶デイレク
タ１２へ接続される。記憶デイレクタ１２は、使
用ユニツト１０のデータを記憶するような記憶装
置を動作させるために、プログラム可能なプロセ
ツサを含む。記憶デイレクタ１２は線１３を介し
てDASD１４へ接続される。記憶デイレクタ１２
を介してDASD１４と使用ユニツト１０との間で
行なわれるすべてのデータ転送は、使用ユニツト
１０から線１１を介して記憶デイレクタ１２へ供
給される入出力（周辺）コマンドによつて制御さ
れる。記憶デイレクタ１２は受信された周辺コマ
ンドを解読して一連のデバイス・コマンドを発生
するとともに、これらのデバイス・コマンドを既
知の手順により線１３を介してDASD１４へ転送
する。記憶デイレクタ１２には、１つ又はそれ以
上のDASD１４を接続することができる。

図示の如く記憶デイレクタ１２及びDASD１４
を含む周辺システムの性能を増強するために、キ
ヤツシユ記憶１５が線１６を介して記憶デイレク
タ１２へ接続される。キヤツシユ記憶１５は、メ
ガ・バイト級の高速ランダム・アクセス式記憶ユ
ニツトであることが望ましい。DASD１４及びキ
ヤツシユ記憶１５に対し独立のアクセスを有する
記憶デイレクタ１２は、これらのユニツトについ
て独立に動作することができる。DASD１４から
の予定のデータは、使用ユニツト１０によるアク
セス時間を減少させるために、キヤツシユ記憶１
５へ移動（プロモート）される。本発明によれ
ば、記憶デイレクタ１２、キヤツシユ記憶１５及
びDASD１４を含む周辺システムの動作は、キヤ
ツシユ・ミス時にキヤツシユ記憶１５に対して行
なわれる制限されたバイパス・アクセスによつて
増強される。データを要求又は供給する所与の周
辺コマンドに応じてこのようなデータに対するス
ペースがキヤツシユ記憶１５で割当てられていな
いことが判明した場合、DASD１４の所与のシリ
ンダでデータをアドレスするような周辺コマン
ド・チエーンの残りのものは使用ユニツト１０、
記憶デイレクタ１２及びDASD１４の間で直接的
に処理される。これらの周辺コマンドによつて参
照されるデータについてキヤツシユ記憶１５中の
スペースが割当てられている場合であつても、こ
のようなバイパスが行なわれる。この方式の利点
は、使用ユニツト１０に関するDASD１４のオリ
エンテーシヨンが維持される、ということであ
る。

DASD１４におけるシリンダ・データは、国際
標準化機構（ISO）に従つて、DASD１４の回転
軸から等距離にある１組のトラツクに保持された
データとして定義される。またシリンダは、
DASD１４の変換器アクセス機構を再配置するこ
となくアクセス可能なDASD１４のすべてのトラ
ツク、即ち電子的スイツチングを通して１グルー
プとしてアクセス可能なすべてのトラツクとして
定義される（米国特許第3503060号参照）。

データの保全性は、キヤツシユ記憶１５に記憶
されたデータとDASD１４に記憶されたデータが
一致することを必要とする。記憶デイレクタ１２
はフラグ・フリツプフロツプ２０を含み、該フリ
ツプフロツプはDASD１４の各々ごとにデータへ
のアクセスがキヤツシユ記憶１５又はDASD１４
のどちらを通して行なわれるかということを指示
する。フリツプフロツプ２０がＣ（キヤツシユ）
状態へセツトされる場合はキヤツシユ記憶１５が
アクセスされ、フリツプフロツプ２０がＤ（直
接）状態へセツトされる場合はDASD１４がアク
セスされる。キヤツシユ・ミスが生ずると、即ち
当該周辺システムと授受すべきデータがキヤツシ
ユ記憶１５に存在しなければ、記憶デイレクタ１
２は線２１を介してフリツプフロツプ２０をＤ状
態へセツトする。後述する如き他の条件下では、
フリツプフロツプ２０はＣ状態へセツトされる。
フリツプフロツプ２０の状態は、線２２を介して
記憶デイレクタ１２へ供給される。従つて、使用
ユニツト１０が当該周辺システムからのデータを
要求する場合、記憶デイレクタ１２はそのコマン
ドを解読した後にアドレスされたDASD１４に対
するフリツプフロツプ２０の状態を調べる。もし
フリツプフロツプ２０がＣ状態にあれば、キヤツ
シユ・スペースの割当てについてデイレクトリ
（後出）が探索され、かくてキヤツシユ記憶１５
にスペースが割当てられている場合には、データ
転送がキヤツシユ記憶１５に対し直接的に行なわ
れ、DASD１４のアクセスが回避される。一方、
フリツプフロツプ２０がＤ状態にある場合には、
DASD１４がアクセスされる。後述するように、
本発明はデータの保全性及び性能を改善するよう
にフリツプフロツプ２０を制御することに係る。

書込み動作の間にキヤツシユ記憶１５がバイパ
スされている場合、DASD１４中のデータがキヤ
ツシユ記憶１５中のデータに比較して一層新しい
こと、即ち両データの間に一致関係が存在しない
ことがありうる。この問題を減少させるために、
記憶デイレクタ１２はDASD１４に対するこのよ
うな直接アクセスの間にデバイス・アクセス・タ
リー２３、即ち線２４を介してアクセスされるデ
ータ処理用テーブルを提供する。このテーブルは
直接モード、即ちフリツプフロツプ２０がＤ状態
にある間にDASD１４で更新される各トラツクを
識別する。このDASD１４のトラツクが更新され
たという事実は、デバイス・アクセス・タリー２
３に記録される。周辺コマンドのチエーンを完了
すると、線２４を介してデバイス・アクセス・タ
リー２３がアクセスされ、そしてキヤツシユ記憶
１５に記憶されたデータのエントリとデイレクト
リ（後出）で比較される。すべての比較一致、即
ちDASD１４中で更新され且つキヤツシユ記憶１
５でスペースを割当てられているようなすべての
トラツクは、本発明の１側面に従つて処理され
る。キヤツシユ記憶１５に固定されているトラツ
ク又はレコードがDASD１４で更新された場合
は、DASD１４に記憶されたデータのコピーがキ
ヤツシユ記憶１５へ移動（プロモート）される。
キヤツシユ記憶１５に固定されていないがDASD
１４で更新されたすべてのトラツク又はレコード
は、デイレクトリ（後出）中の該当エントリを消
去することによつてキヤツシユ記憶１５から消去
される。

第２図の流れ図は、本発明を実現するためにプ
ログラム化プロセツサによつて行なわれる諸動作
を示す。このようなプロセツサは制御記憶を含
み、使用ユニツト１０からコマンドを受信するこ
とによつてデータ記憶のアクセスを開始させる。
第２図を参照するに、ステツプ30でこのコマンド
を解読した後、データ転送コマンドを受取るよう
に当該周辺システムを準備させるため幾つかの準
備コマンド（PREP）がステツプ31で受信され
る。図示された周辺システムでは、これらの準備
コマンドはアクセス変換器機構をアドレスされた
トラツクへ移動させるようなシーク・コマンド及
びアドレスされたDASD１４を選択するようなコ
マンドを含む。このような既知の準備ステツプに
続いて、データ処理動作のループ３２が遂行され
る。ループ３２中の第１ステツプ33は、DASD１
４の探索を指令し且つこれに続いて読出し（Ｒ）
又は書込み（Ｗ）データ転送動作を指令するため
に、周辺コマンドを受信することである。ステツ
プ34では、キヤツシユ記憶１５又はアドレスされ
たDASD１４のどちらがアクセスさるべきかを決
定するために、記憶デイレクタ１２が該当するフ
リツプフロツプ２０の状態を調べる。通常は、性
能の点で、キヤツシユ記憶１５をアクセスするこ
とが望ましい。フリツプフロツプ２０がＣ状態へ
セツトされている場合、経路３５を介してステツ
プ36に至り、そこでデイレクトリ（後出）を調べ
ることにより転送を指令されたデータについてキ
ヤツシユ記憶１５にスペースが割当てられている
か否かを決定する。このようなスペースが割当て
られているものと仮定すると、所謂キヤツシユ・
ヒツトが生ずる。次いで、ステツプ37でキヤツシ
ユ記憶１５がアクセスされ、かくてデータ処理動
作が行なわれる。この動作を完了すると、記憶デ
イレクタ１２はステツプ38でシステム・ステータ
スを調べることにより、動作変更があつたか否か
を決定する。この変更は、公知のチエーン終了信
号によつて指示することができる。たとえば、こ
のようなチエーン終了を指示するには、最終的な
ステータス時間、即ちコマンド実行の完了時に、
周知のサービス・アウト信号が活動的である間に
サプレス・アウト信号を除去すればよい。他の動
作変更、即ち変換器アクセス機構の移動を指令す
るシーク・コマンドや変換器アクセス機構の移動
を必要とするシリンダ終了指示等は、変換器間の
電子的スイツチングからアクセス機構の機械的運
動へのアクセス変更を指示する。当該シリンダ中
の諸トラツクをアドレスする場合及びコマンド・
チエーン内では、アクセス機構の運動を必要とす
る動作は生じない。かくて、周辺システムは動作
ループ３２を反復するためにステツプ33に示す如
き付加的な読出し／書込みコマンドを受信する。
これらのコマンドは、読出し又は書込みのために
キヤツシユ記憶１５で直接的に実行することがで
きる。

DASD１４がアクセスされるのは、ステツプ34
で感知されるようにフリツプフロツプ２０がＤ状
態へセツトされている場合又はステツプ36でキヤ
ツシユ・ミスが生ずる場合（即ち、キヤツシユ記
憶１５でスペースが割当てられていない場合）で
ある。このような場合、記憶デイレクタ１２は経
路４０を介してステツプ41に至り、そこでDASD
１４をアクセスする。もちろん、このアクセスは
DASD１４又は使用ユニツト１０へデータを転送
することを含む。書込み動作のアクセス、即ち
DASD１４へのデータ転送が完了する場合、記憶
デイレクタ１２はステツプ42でデバイス・アクセ
ス・タリー２３を更新することにより、ステツプ
38における変更検出時にこれを使用できるように
する。読取り動作についてはいかなる活動も行な
われないが、読出しアクセスを別個に又は本発明
の目的を達成するように書込みタリーを使用して
記録することができる。ステツプ38で変更を検出
した場合、記憶デイレクタ１２はステツプ43で後
述する如き一致検査及び制御を行なう。このよう
な一致検査は、不一致を生ぜしめるようなDASD
１４への任意の書込みを決定するために、デバイ
ス・アクセス・タリー２３をキヤツシユ記憶１５
のデイレクトリ（後出）と比較することを含む。
このような動作の完了時に、記憶デイレクタ１２
は、同一のコマンド・チエーン又は別個のコマン
ド・チエーンのいずれかに含まれる付加的な周辺
コマンドをステツプ44で受信するように復帰す
る。

第３図は２つの記憶デイレクタ１２を利用した
本発明の他の実施態様を示す。記憶デイレクタ１
２の各々は参照番号５０を付された複数のチヤネ
ル・アダプタ（CAAないしCAH）を含み、該ア
ダプタはそれぞれの記憶アダプタ１２を該当する
線１１を介して複数の使用ユニツト１０へそれぞ
れ接続する。各記憶デイレクタ１２はプログラム
化プロセツサ５１を含み、その処理ユニツト（図
示せず）は記憶デイレクタ機能を遂行するための
計算機プログラムを保持する制御記憶（図示せ
ず）を有する。プログラム化プロセツサ５１は、
周辺コマンドを受信し且つその評価を行なうよう
なアドレス及びコマンド評価手段（ACE）５２
を構成する諸プログラムを含んでいる。このよう
な機能は、キヤツシユ記憶１５が付いていない
DASD１４の記憶デイレクタ１２でも遂行され
る。またプログラム化プロセツサ５１は直接アク
セス制御（DAC）５３を含み、これはACE５２
によつて評価及び解読されたコマンドに応答して
使用ユニツト１０とアドレスされた１つのDASD
１４との間のデータ転送を制御するとともに、周
知のDASDアクセス及び制御機能を遂行するため
にDASD１４へデバイス・コマンドを供給する。
さらにプログラム化プロセツサ５１は、キヤツシ
ユ記憶１５をアクセスするためのキヤツシユ・ア
クセス制御（CAC）５４を含んでいる。DASD１
４の各々に対するフリツプフロツプ２０は、キヤ
ツシユ記憶１５又はDASD１４のどちらをアクセ
スすべきかを決定するため及びキヤツシユ・ミス
時にフリツプフロツプ２０をＤ状態にセツトする
ために、DAC５３及びCAC５４によつてそれぞ
れアクセスされる。記憶デイレクタ１２から
DASD１４への接続は、公知のデバイス・アダプ
タ及びデータ流設計技法を使用して構成されるよ
うなDASD回路５５を介して行なわれる。キヤツ
シユ記憶１５のアクセスは、アドレス及びアクセ
ス要求を発生するための諸回路を含むようなメモ
リ回路５６を介して行なわれる。キヤツシユ記憶
１５は、以下でシステム記憶とも呼ばれる大容量
ランダム・アクセス記憶５７の一部である。キヤ
ツシユ記憶１５のデイレクトリ５８も、システム
記憶５７に記憶されている。デイレクトリ５８
は、DASD１４のアドレス構造に基づく公知のハ
ツシング技法を使用してアクセスされる。キヤツ
シユ記憶１５に記憶された各データ単位、即ちト
ラツク又はレコードは、データ処理分野では周知
のように、デイレクトリ５８に該当エントリを有
する。さらに使用ユニツト１０は、記憶デイレク
タ１２に対し、データをキヤツシユ記憶１５中に
固定するように指令することができる。固定され
たすべてのトラツク及びレコードについては、デ
イレクトリ５８中に記憶されたキヤツシユ固定リ
スト６０（便宜上別個に示されている）は、２つ
の記憶デイレクタ１２に対し、キヤツシユ記憶１
５に記憶されたどのデータが固定さるべきかを指
示する。このキヤツシユ固定リスト６０は、第４
図に関連して以下で詳述するように、一致検査及
び制御ステツプ（第２図のステツプ43に相当）で
使用される。記憶デイレクタ１２の各々はそれ自
体のデバイス・アクセス・タリー２３を有する。

DASD１４へのアクセスは所謂ストリング方式
を通して行なわれる。即ち、複数のDASD１４は
参照番号６５を付されたデバイス・コントローラ
（DCAないしDCD）を介して記憶デイレクタ１２
へ接続される。記憶デイレクタ１２の各々は、デ
ージー・チエーン式デバイス接続１３を介してデ
バイス・コントローラ６５へ接続される。これに
代わつて、公知の星形接続を使用することもでき
る。第３図は図示された本発明の実施態様の動作
は、第４図の流れ図を参照すると一層明瞭に理解
することができる。

第４図のステツプ70において、プログラム化プ
ロセツサ５１は記憶アクセス要求を受信する。こ
の要求は、公知の技法を使用して第３図のACE
５２で解読及び評価される。ステツプ71におい
て、プログラム化プロセツサ５１のDAC５３
は、キヤツシユ記憶１５又はDASD１４のどちら
がアクセスさるべきかを決定するために、該当す
るフリツプフロツプ２０の状態を調べる。もしこ
のフリツプフロツプ２０がＣ状態にセツトされて
いるならば、プログラム化プロセツサ５１はステ
ツプ72でデイレクトリ５８を探索し、かくて受信
コマンドで要求されたトラツク又はレコードがキ
ヤツシユ記憶１５に記憶されているか否かを決定
する。キヤツシユ記憶又は他のメモリの内容を決
定するためにデイレクトリを探索することは周知
であるから、この点については詳細な説明を省略
する。ここで、或るコマンドはDASD１４への直
接的な接続を必要とすることに注意されたい。従
つて、このような周辺コマンドを検出すると、
ACE５２はアドレスされたDASD１４に対するフ
リツプフロツプ２０をＤ状態へセツトする。たと
えば、このような周辺コマンドには、DASD１４
を再修正（recalibrate）するようなものがある。
探索コマンド及び第ID探索コマンドは、キヤツ
シユ記憶１５についてデイレクトリ７２内で遂行
することができる。即ち、これらのコマンドは
DASD１４を含まずに仮想式に遂行される。本発
明の実施態様では、デイレクトリ５８はトラツク
中のレコードを別々に識別せず、トラツクのみを
識別するにすぎないが、これは何らかの制限を意
図するものではない。デイレクトリ５８の探索を
完了すると、プログラム化プロセツサ５１はステ
ツプ73においてキヤツシユ・ヒツトが生じたか否
かを決定する。もしキヤツシユ・ヒツトが生じた
ならば、プログラム化プロセツサ５１は経路７５
を介してステツプ74に至り、そこで公知のデータ
転送技法を使用してキヤツシユ記憶１５から使用
ユニツト１０へデータを転送する。この転送が完
了すると、プログラム化プロセツサ５１は公知の
技法を使用して次の周辺コマンドを受信するため
に経路８５を通して復帰する。次いで、ステツプ
70において第２の記憶アクセス要求が受信され、
かくてキヤツシユ記憶１５をアクセスするために
前述の動作が反復される。

ステツプ73においてキヤツシユ・ミスが生ずる
場合、ステツプ76で該当するフリツプフロツプ２
０がＤ状態へセツトされる。この結果、使用ユニ
ツト１０は諸トラツクのシリンダにおいてDASD
１４と直接的にデータを転送し、そして任意のデ
ータ転送のためにキヤツシユ記憶１５にスペース
が割当てられているか否かに拘わりなく、特定の
コマンド・チエーンについてデータ転送を継続す
る。アドレスされたDASD１４に対するフリツプ
フロツプ２０がＤ状態へセツトされると、その後
に受信される任意のコマンドは経路７７を介して
ステツプ78に至り、かくてDASD１４をアクセス
し且つ書込みコマンドのためのアクセスを記録す
る（読出しコマンドの記録は行なわれないが、こ
れらは何らの制御をも意図するものではない。）。
データ転送のためにDASD１４をアクセスした
後、キヤツシユ置換制御のために最も長い間使用
されなかつた連係化リストが周知の様式で更新さ
れる。アドレスされたDASD１４について書込ま
れるべきトラツク／レコードのアドレスは書込み
のたびにデバイス・アクセス・タリー２３に記憶
されるが、これは後述する事後チエーン／事後シ
リンダ動作のためである。ステツプ78を実行する
ことによつてコマンド実行を完了した場合、プロ
グラム化プロセツサ５１はステツプ79において最
終ステータスを使用ユニツト１０へ報告する。

この最終ステータスを記録した後、プログラム
化プロセツサ５１は第２図のステツプ38及び第４
図の一連のブランチ動作８０で決定される如き動
作変更が存在するか否かを決定する。これらの検
査を遂行することができるのは、使用ユニツト１
０へ最終ステータスを送信するとき、又は次の周
辺コマンドを受信してこのコマンドを実行する前
である。一連のブランチ動作８０のうち、ステツ
プ81はチエーンの終り（EOCH）を検査するため
のものであり、これは最終ステータス時間におけ
る周知のサプレス・アウト信号の不在によつて検
出される。ステツプ82はシリンダの終り
（EOCYL）、即ち所与のシリンダにある１組のト
ラツク全部（たとえば、トラツク１ないし１７）
が予定のアドレス・スペースを有するか否かを検
査するためのものである。ステツプ78において所
与のトラツクに対するアクセスが完了した場合、
アドレスの増分方向、即ちトラツク・アドレスの
増大又は減少方向に依存して、次のトラツクは隣
接シリンダ又は当該シリンダのどちらかにある。
もしアクセスすべき次のトラツクが隣接シリンダ
内にあることが予想されるならば、プログラム化
プロセツサ５１はステツプ82においてシリンダの
終りを指示する（変更はステツプ38で指示され
る）。ステツプ83は境界外（OOB）を検査するた
めのものである。現在のDASDシステムでは、使
用ユニツト１０からエクステント定義コマンドを
与えることは普通の事柄である。エクステント定
義コマンドはアドレス範囲を確立することによ
り、許容されたアクセスを限界を定義する。従つ
て、もしプログラム化プロセツサ５１がステツプ
78でこのようなコマンドを処理している間に処理
中のアドレスが定義されたエクステントの境界に
あることを指示するならば、境界外条件が生ずる
ことになる。即ち、所望される次のアクセスは先
に定義されたエクステント外にあり、従つて動作
変更が生ずるのである。ステツプ84は、ステツプ
70で解読された受信コマンドがデバイスに関係す
るコマンドであるか否かを検査するためのもので
ある。この型のコマンドは、現在のDASDで使用
されているような再修整コマンドを含む。

もしステツプ81ないし84の全部がこのような変
更を指示しないならば、プログラム化プロセツサ
５１は次の周辺コマンドを受信するために経路８
５に沿つて進行する。もしステツプ81ないし84に
ついて説明した前記条件のうちいずれか１つの条
件が満足されるならば、プログラム化プロセツサ
５１は経路９０を介してステツプ91に至り、そこ
でフリツプフロツプ２０をＣ状態へリセツトす
る。次いで、ブロツク９２中のステツプ93におい
てプログラム化プロセツサ５１はキヤツシユ固定
リスト６０を走査し且つ該リスト中の各エントリ
をデバイス・アクセス・タリー２３の内容と比較
する。これらの内容が一致する場合、即ちDASD
１４上の或るトラツクが変更されており且つ該当
するデータがキヤツシユ記憶１５に固定されてい
る場合、プログラム化プロセツサ５１はステツプ
94においてこのデータをDASD１４からキヤツシ
ユ記憶１５へ転送するように当該周辺システムを
作動させる。一致及びデータの保全性のために、
キヤツシユ記憶１５が更新される。ステツプ93に
おいて否定結果が得られる場合には、ステツプ94
が省略される。ステツプ95では、変更され且つキ
ヤツシユ記憶１５へ固定されていないDASD１４
上のトラツクがキヤツシユ記憶１５から移動（デ
モート）される。ステツプ９６において、プログ
ラム化プロセツサ５１は図示されていない順次ビ
ツト（SEQ）を調べることにより、先の記憶要
求が順次データであるものとして使用ユニツト１
０によつて指示されたか否かを決定する。即ち、
使用ユニツト１０は順次処理が生ずるようにこの
データをバツチ・モードで使用するのに対し、相
互作用モードではデータに対する区分データ・セ
ツト又はランダム・アクセスが生ずる。もしこの
データが順次データでなければ、プログラム化プ
ロセツサ５１は経路８５を通して進行する。もし
これが順次データであれば、プログラム化プロセ
ツサ５１はステツプ97に至り、かくてDASD１４
でアクセスされた最終トラツクの全内容をキヤツ
シユ記憶１５へ移動（プロモート）する。これは
読出し動作について生ずる。簡潔のため、順次ビ
ツトは図示されていないが、これはアドレスされ
たDASD１４の各々に対応するビツトとしてプロ
グラム化プロセツサ５１の制御記憶に設けること
ができる。

前述の動作において、DASD１４をアクセスす
ることは使用ユニツト１０からDASD１４へ可及
的に速かにデータを記録することを保証し、従つ
てDASD１４のオリエンテーシヨンが確立された
とき及びキヤツシユ記憶１５でスペースを割当て
ることが必要とされるときは、キヤツシユ記憶１
５へデータを転送し且つキヤツシユ記憶１５から
DASD１４へデータを転送することを回避するこ
とができる。本発明を実施した結果によれば、デ
ータの保全性が維持され且つ周辺システムの性能
が改善されたことが明らかとなつた。

【図面の簡単な説明】

第１図は本発明に従つたキヤツシユ記憶付き周
辺システムを示すブロツク図、第２図は第１図の
周辺システムにおける本発明の動作を示す流れ
図、第３図は本発明に従つた他の形態のキヤツシ
ユ記憶付き周辺システムを示すブロツク図、第４
図は第２図の周辺システムにおける本発明の動作
を示す流れ図である。 １０……使用ユニツト、１２……記憶デイレク
タ、１４……直接アクセス記憶装置（DASD）、
１５……キヤツシユ記憶、２０……フラグ・フリ
ツプフロツプ、２３……デバイス・アクセス・タ
リー。

Claims (1)

1. 【特許請求の範囲】 １ 複数のデイスク装置と、 これらデイスク装置によつて共有されるように
   接続されたランダム・アクセス式バツフア記憶
   と、 前記デイスク装置に関連するデータが前記バツ
   フア記憶の記憶スペースを割当てられているか否
   かを指示するためのデイレクトリ手段と、 前記デイスク装置ごとに設けられた表示手段で
   あつて、対応するデイスク装置と外部装置との間
   の同一シリンダに関する一連のデータの転送を所
   与のコマンドの連鎖で実行する際に、転送される
   データが前記バツフア記憶においてスペースを割
   当てられていないことを前記デイレクトリ手段が
   指示したときに、このことを前記連鎖の終了時ま
   で表示するものとを備え、 前記連鎖の間データを転送する際に上記デイレ
   クトリ手段を参照するのに先だつて上記表示手段
   を参照し、 当該連鎖の間の先行するデータの転送の１つに
   おいて当該データが前記バツフア記憶の記憶スペ
   ースを割当てられていなかつた場合には、上記表
   示手段の表示に基づいて、前記デイレクトリを参
   照することなく、直ちに前記バツフア記憶をバイ
   パスして前記所与のデイスク装置と外部手段との
   間に直接的にデータを転送するようにしたことを
   特徴とするバツフア記憶付きデイスク・システ
   ム。