JPH045833A - 接合ゲート型電界効果トランジスタ - Google Patents
接合ゲート型電界効果トランジスタInfo
- Publication number
- JPH045833A JPH045833A JP10695790A JP10695790A JPH045833A JP H045833 A JPH045833 A JP H045833A JP 10695790 A JP10695790 A JP 10695790A JP 10695790 A JP10695790 A JP 10695790A JP H045833 A JPH045833 A JP H045833A
- Authority
- JP
- Japan
- Prior art keywords
- region
- electrode
- layer
- reverse polarity
- channel
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000005669 field effect Effects 0.000 title claims description 10
- 239000000758 substrate Substances 0.000 claims abstract description 11
- 239000004065 semiconductor Substances 0.000 claims description 7
- 239000000969 carrier Substances 0.000 claims description 6
- 230000000149 penetrating effect Effects 0.000 claims description 2
- 108091006146 Channels Proteins 0.000 abstract description 20
- 229910001218 Gallium arsenide Inorganic materials 0.000 abstract description 5
- 102000004129 N-Type Calcium Channels Human genes 0.000 abstract description 5
- 108090000699 N-Type Calcium Channels Proteins 0.000 abstract description 5
- 230000007547 defect Effects 0.000 abstract description 5
- 238000002955 isolation Methods 0.000 abstract description 4
- 229910052751 metal Inorganic materials 0.000 abstract description 3
- 239000002184 metal Substances 0.000 abstract description 3
- 229910052725 zinc Inorganic materials 0.000 abstract description 2
- 150000002500 ions Chemical class 0.000 abstract 3
- 238000000034 method Methods 0.000 abstract 1
- 238000005468 ion implantation Methods 0.000 description 3
- 238000000137 annealing Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000002513 implantation Methods 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 230000001133 acceleration Effects 0.000 description 1
- 230000003321 amplification Effects 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000007599 discharging Methods 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
Landscapes
- Junction Field-Effect Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明は高周波用および高速信号処理用の接合ゲート型
電界効果トランジスタに関するものである。
電界効果トランジスタに関するものである。
（従来の技術）
ＧａＡｓを代表とする化合物半導体は８ｉに比べて大き
な電子移動度を有することに特長があり、超高周波用お
よび超高速信号処理用の増幅素子に応用が進んでいる。
な電子移動度を有することに特長があり、超高周波用お
よび超高速信号処理用の増幅素子に応用が進んでいる。
ここでは、ＧａＡｓのショットキー接合ゲート型電界効
果トランジスタ（以下、ＭＥＳＦＥＴと称する。）を例
に説明する。
果トランジスタ（以下、ＭＥＳＦＥＴと称する。）を例
に説明する。
このＭＥＳＦＥＴとしては１９８９年電子情報通信学会
秋季全国大会講演論文集の５−４９ページにｒ ＧａＡ
ｓＢＰＬＤＤ−ＭＥＳＦＥＴ製作プロセスの簡略化］（
Ｃ−４９）が報告されている。このＭＥＳＦＥＴ＋７）
新面構造を第２図に示す。半絶縁性ＧａＡｓ基板１の上
にショットキー接合ゲート電極７があり、その下にイオ
ン注入で形成されたｎ形チャネル層２があり、ゲート電
極７の両側に接近しｎ形チャネル層２に接してｎ＋高濃
度領域としてのチャネルコンタクト領域３があリ、この
両チャネルコンタクト領域３の上にオーム性のソース電
極８とドレイン電極９があり、ｎ形のチャネル層２とコ
ンタクト領域３の下にｐ形の逆極性層４があり、これら
素子領域の周辺はイオン注入による欠陥を導入して素子
分離領域６が形成されている。
秋季全国大会講演論文集の５−４９ページにｒ ＧａＡ
ｓＢＰＬＤＤ−ＭＥＳＦＥＴ製作プロセスの簡略化］（
Ｃ−４９）が報告されている。このＭＥＳＦＥＴ＋７）
新面構造を第２図に示す。半絶縁性ＧａＡｓ基板１の上
にショットキー接合ゲート電極７があり、その下にイオ
ン注入で形成されたｎ形チャネル層２があり、ゲート電
極７の両側に接近しｎ形チャネル層２に接してｎ＋高濃
度領域としてのチャネルコンタクト領域３があリ、この
両チャネルコンタクト領域３の上にオーム性のソース電
極８とドレイン電極９があり、ｎ形のチャネル層２とコ
ンタクト領域３の下にｐ形の逆極性層４があり、これら
素子領域の周辺はイオン注入による欠陥を導入して素子
分離領域６が形成されている。
この逆極性層４の目的は、短ゲート長における短チヤネ
ル効果を抑制し、遮断周波数らを向上させることにあっ
た。この逆極性層は基板電流を抑ｍＩＪするために、あ
る程度、高濃度にしたほうが効果があった。
ル効果を抑制し、遮断周波数らを向上させることにあっ
た。この逆極性層は基板電流を抑ｍＩＪするために、あ
る程度、高濃度にしたほうが効果があった。
（発明が解決しようとする課題）
このような逆極性層を有するＭＥＳＦＥＴを大振幅の信
号処理に利用した場合、信号のパルス比（０１比）が等
しい方形波の場合は問題が少ないが、パルス比が異なる
場合に出力レベルが変動したり、単発的な信号パルスに
追従せず出力信号が発生しないことがあった。また、ア
ナログ増幅に利用した場合、動作点が低周波で揺らぐこ
とがあった。
号処理に利用した場合、信号のパルス比（０１比）が等
しい方形波の場合は問題が少ないが、パルス比が異なる
場合に出力レベルが変動したり、単発的な信号パルスに
追従せず出力信号が発生しないことがあった。また、ア
ナログ増幅に利用した場合、動作点が低周波で揺らぐこ
とがあった。
本発明の目的は、これら問題点を解決し回路動作が安定
な接合ゲート型電界効果トランジスタを提供することに
ある。
な接合ゲート型電界効果トランジスタを提供することに
ある。
（課題を解決するための手段）
本発明の接合ゲート型電界効果トランジスタは、半導体
基板上に接合ゲート電極と、前記ゲート電極の下の前記
半導体基板表面にキャリアを有するチャネル層と、前記
ゲート電極の両側に接近し前記チャネル層に接して高濃
度キャリアを有するチャネルコンタクト領域と、前記の
両チャネルコンタクト領域の上にオーム性のソース電極
とドレイン電極と、前記チャネル層とチャネルコンタク
ト領域の下に反対のキャリアを有する逆極性層とを備え
、前記ソース電極側のチャネルコンタクト領域を貫通し
て前記逆極性層に接する高濃度逆極性領域と、該高濃度
逆極性領域の表面に逆極性電極とを備えることを特徴と
するものである。
基板上に接合ゲート電極と、前記ゲート電極の下の前記
半導体基板表面にキャリアを有するチャネル層と、前記
ゲート電極の両側に接近し前記チャネル層に接して高濃
度キャリアを有するチャネルコンタクト領域と、前記の
両チャネルコンタクト領域の上にオーム性のソース電極
とドレイン電極と、前記チャネル層とチャネルコンタク
ト領域の下に反対のキャリアを有する逆極性層とを備え
、前記ソース電極側のチャネルコンタクト領域を貫通し
て前記逆極性層に接する高濃度逆極性領域と、該高濃度
逆極性領域の表面に逆極性電極とを備えることを特徴と
するものである。
（作用）
従来のＦＥＴ構造で逆極性層の濃度が高い場合、チャネ
ル層から伸びる空乏層により逆極性層が完全に空乏化さ
れなくなる。ゲートやドレインの電位の変化に対し逆極
性層に蓄積された電荷はｐｎの順方向で放電されるが、
０．６Ｖ程度のバワアがある。また、基板中に存在する
深い欠陥準位は充放電の時定数が長いこと等により、逆
極性層が浮遊することになる。このため、逆極性層に蓄
積された電荷により急峻なゲート電位の変化が抑制され
ること、深い欠陥準位の不安定性により逆極性層の電位
が揺らぐこと、等の不安定現象が生じたと考えられる。
ル層から伸びる空乏層により逆極性層が完全に空乏化さ
れなくなる。ゲートやドレインの電位の変化に対し逆極
性層に蓄積された電荷はｐｎの順方向で放電されるが、
０．６Ｖ程度のバワアがある。また、基板中に存在する
深い欠陥準位は充放電の時定数が長いこと等により、逆
極性層が浮遊することになる。このため、逆極性層に蓄
積された電荷により急峻なゲート電位の変化が抑制され
ること、深い欠陥準位の不安定性により逆極性層の電位
が揺らぐこと、等の不安定現象が生じたと考えられる。
本発明では、逆極性層の電位を低抵抗の高濃度領域を設
けて接地することにより、逆極性層の電位を固定し不安
定現象を抑制するものである。
けて接地することにより、逆極性層の電位を固定し不安
定現象を抑制するものである。
（実施例）
本発明の接合ゲート型電界効果トランジスタの実施例を
第１図を参照にして説明する。半絶縁性ＧａＡｓ基板１
の上にｉｌｌ全金属ＷＳｉＷのゲート電極７があり、Ｓ
ｉ＋が加速電圧４０ｋｅＶ、注入ドース１、Ｉ Ｘ １
０１３ｃｍ−２でイオン注入したｎ形チャネル層２がゲ
ート電極７の下にあり、ｎ形チャネル層２に接してＳｉ
＋を１３０ｋｅＶ、４．ＯＸ １０１３ｃｍ−２で注入
したｎ＋チャネルコンタクト領域３があり、この上にＡ
ｕＧｅＮｉのソース電極８とドレイン電極９がある。一
方、チャネル層２およびｎ＋チャネルコンタクト領域３
の下にはＢｅ＋を７０ｋｅＶ、４．ＯＸ １０１２ｃｍ
”でイオン注入したｐ形逆極性層４があり、ソース電
極８の外側にＢｅ＋を５０ｋｅＶ、８．ＯＸ １０１３
ｃｍ−２でイオン注入したｐ十高濃度逆極性領域５があ
り、この表面にはＡｕＺｎのｐ形オーム性電極１０があ
る。また、イオン注入した各不純物領域は８００°Ｃ２
０分のアニールにより活性化されているが、素子の周囲
にはＢ＋が１５０ｋｅＶ、５、ＯＸ １０１２ｃｍ−２
でイオン注入して欠陥を生じさせ高抵抗化した素子分離
領域６がある。
第１図を参照にして説明する。半絶縁性ＧａＡｓ基板１
の上にｉｌｌ全金属ＷＳｉＷのゲート電極７があり、Ｓ
ｉ＋が加速電圧４０ｋｅＶ、注入ドース１、Ｉ Ｘ １
０１３ｃｍ−２でイオン注入したｎ形チャネル層２がゲ
ート電極７の下にあり、ｎ形チャネル層２に接してＳｉ
＋を１３０ｋｅＶ、４．ＯＸ １０１３ｃｍ−２で注入
したｎ＋チャネルコンタクト領域３があり、この上にＡ
ｕＧｅＮｉのソース電極８とドレイン電極９がある。一
方、チャネル層２およびｎ＋チャネルコンタクト領域３
の下にはＢｅ＋を７０ｋｅＶ、４．ＯＸ １０１２ｃｍ
”でイオン注入したｐ形逆極性層４があり、ソース電
極８の外側にＢｅ＋を５０ｋｅＶ、８．ＯＸ １０１３
ｃｍ−２でイオン注入したｐ十高濃度逆極性領域５があ
り、この表面にはＡｕＺｎのｐ形オーム性電極１０があ
る。また、イオン注入した各不純物領域は８００°Ｃ２
０分のアニールにより活性化されているが、素子の周囲
にはＢ＋が１５０ｋｅＶ、５、ＯＸ １０１２ｃｍ−２
でイオン注入して欠陥を生じさせ高抵抗化した素子分離
領域６がある。
ｐ＋領領域してのイオン注入不純物は、Ｂｅ以外にＭｇ
、 Ｃ，Ｚｎ等が可能である。また、注入ドースを１０
１５ｃｍ−２以上にすると１０１９ｃｍ−３台の高濃度
になり、Ｔｉ、 Ｃｒ等のショットキー金属でも熱処理
を行なわずにオーム性を得ることができる。一方、イオ
ン注入によらずアニール保護膜に用いたＳｉＮ膜をマス
フにＺｎを６００〜７００°Ｃで封管拡散することによ
り、同様の高濃度を得ることができる。
、 Ｃ，Ｚｎ等が可能である。また、注入ドースを１０
１５ｃｍ−２以上にすると１０１９ｃｍ−３台の高濃度
になり、Ｔｉ、 Ｃｒ等のショットキー金属でも熱処理
を行なわずにオーム性を得ることができる。一方、イオ
ン注入によらずアニール保護膜に用いたＳｉＮ膜をマス
フにＺｎを６００〜７００°Ｃで封管拡散することによ
り、同様の高濃度を得ることができる。
逆極性電極の電位はソース電極に接地することが簡単で
ある。またソースとは異なる電位を与えることも可能で
あり、負電位を与えた場合にはＦＥＴのゲートしきい電
圧は相対的に浅くなり、ゲートしきい電圧の調整に利用
することも可能である。
ある。またソースとは異なる電位を与えることも可能で
あり、負電位を与えた場合にはＦＥＴのゲートしきい電
圧は相対的に浅くなり、ゲートしきい電圧の調整に利用
することも可能である。
得られたＦＥＴ特性として、ゲート長０．３ｐｍ、ゲー
ト幅５０ｐｍ、ゲートシきい電圧−１，２Ｖの遮断周波
数らは４０ＧＨｚであり、ｐ＋領領域ない場合のらとほ
とんど変わらず劣化はなかった。そして、ｐ＋領領域設
けることにより動作点が揺らぐことはなくなった。更に
パルス比による出力レベルの変動は大幅に抑制され、単
発的なパルスに対して誤動作を起こすことも大幅に低減
した。
ト幅５０ｐｍ、ゲートシきい電圧−１，２Ｖの遮断周波
数らは４０ＧＨｚであり、ｐ＋領領域ない場合のらとほ
とんど変わらず劣化はなかった。そして、ｐ＋領領域設
けることにより動作点が揺らぐことはなくなった。更に
パルス比による出力レベルの変動は大幅に抑制され、単
発的なパルスに対して誤動作を起こすことも大幅に低減
した。
また、以上の実施例ではチャネル層２がｎ形、逆極性層
４がｐ形の場合について説明したが、チャネル層がｐ形
の場合は逆極性層がｎ形となる。
４がｐ形の場合について説明したが、チャネル層がｐ形
の場合は逆極性層がｎ形となる。
（発明の効果）
以上に説明したように本発明の接合ゲート型電界効果ト
ランジスタでは、遮断周波数らが低下することがなく、
更にパルス比により出力レベルが変動すること、単発的
な信号パルスに追従しないこと、動作点が揺らぐこと、
等の不安定動作が抑制され、安定な高速動作が可能にな
った。
ランジスタでは、遮断周波数らが低下することがなく、
更にパルス比により出力レベルが変動すること、単発的
な信号パルスに追従しないこと、動作点が揺らぐこと、
等の不安定動作が抑制され、安定な高速動作が可能にな
った。
第１図は本発明の接合ゲート型電界効果トランジスタの
素子断面図、第２図は従来の接合ゲート型電界効果Ｉ・
ランジスタの素子断面図である。 図中において、 １・・・半導体基板、２・・・チャネル層、３・・・チ
ャネルコンタクト領域、４・・・逆極性層、６・・・高
濃度逆極性領域、６・・・素子分離領域、７・・・ゲー
ト電極、８・・・ソース電極、９・・・ドレイン電極、
１０・・・逆極性電極である。
素子断面図、第２図は従来の接合ゲート型電界効果Ｉ・
ランジスタの素子断面図である。 図中において、 １・・・半導体基板、２・・・チャネル層、３・・・チ
ャネルコンタクト領域、４・・・逆極性層、６・・・高
濃度逆極性領域、６・・・素子分離領域、７・・・ゲー
ト電極、８・・・ソース電極、９・・・ドレイン電極、
１０・・・逆極性電極である。
Claims (1)
- 半導体基板上に接合ゲート電極と、前記ゲート電極の
下の前記半導体基板表面にキャリアを有するチャネル層
と、前記ゲート電極の両側に接近し前記チャネル層に接
して高濃度キャリアを有するチャネルコンタクト領域と
、前記の両チャネルコンタクト領域の上にオーム性のソ
ース電極とドレイン電極と、前記チャネル層とチャネル
コンタクト領域の下に反対のキャリアを有する逆極性層
とを備え、前記ソース電極側のチャネルコンタクト領域
を貫通して前記逆極性層に接する高濃度逆極性領域と、
該高濃度逆極性領域の表面に逆極性電極とを備えること
を特徴とする接合ゲート型電界効果トランジスタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10695790A JPH045833A (ja) | 1990-04-23 | 1990-04-23 | 接合ゲート型電界効果トランジスタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10695790A JPH045833A (ja) | 1990-04-23 | 1990-04-23 | 接合ゲート型電界効果トランジスタ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH045833A true JPH045833A (ja) | 1992-01-09 |
Family
ID=14446827
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10695790A Pending JPH045833A (ja) | 1990-04-23 | 1990-04-23 | 接合ゲート型電界効果トランジスタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH045833A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8428685B2 (en) | 2001-09-05 | 2013-04-23 | Given Imaging Ltd. | System and method for magnetically maneuvering an in vivo device |
-
1990
- 1990-04-23 JP JP10695790A patent/JPH045833A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8428685B2 (en) | 2001-09-05 | 2013-04-23 | Given Imaging Ltd. | System and method for magnetically maneuvering an in vivo device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4960718A (en) | MESFET device having a semiconductor surface barrier layer | |
| EP0130676A2 (en) | Semiconductor device having a hetero junction | |
| JPS5595370A (en) | Compound semiconductor field-effect transistor | |
| CA1171553A (en) | Schottky barrier field effect transistors | |
| US4764796A (en) | Heterojunction field effect transistor with two-dimensional electron layer | |
| US5227644A (en) | Heterojunction field effect transistor with improve carrier density and mobility | |
| US5047811A (en) | Field effect transistor with channel formed on homojunction interface | |
| JPH045833A (ja) | 接合ゲート型電界効果トランジスタ | |
| Onodera et al. | A 630-mS/mm GaAs MESFET with Au/WSiN refractory metal gate | |
| US5945695A (en) | Semiconductor device with InGaP channel layer | |
| JPH07245418A (ja) | 半導体装置 | |
| EP0469768A1 (en) | A substantially linear field effect transistor and method of making same | |
| JP3335245B2 (ja) | ショットキ接合型電界効果トランジスタ | |
| JPS59222966A (ja) | 半導体装置 | |
| JPH04368134A (ja) | 接合ゲート型電界効果トランジスタ | |
| JPS6251269A (ja) | 半導体装置 | |
| JPS61152078A (ja) | シヨツトキゲ−ト型ｆｅｔ | |
| JP2861590B2 (ja) | トンネルトランジスタ | |
| JPS6255313B2 (ja) | ||
| JPH09232337A (ja) | 電界効果トランジスタ | |
| EP0278110A1 (en) | Heterojunction field effect transistor | |
| JPH01179371A (ja) | 電界効果トランジスタ | |
| JPS63188972A (ja) | 電界効果トランジスタ | |
| JPH08139104A (ja) | 電界効果トランジスタおよびその製造方法 | |
| JPH04101436A (ja) | 電界効果トランジスタ |