JPH0458550A

JPH0458550A - 半導体装置

Info

Publication number: JPH0458550A
Application number: JP2168213A
Authority: JP
Inventors: Nobuo Iwase; 岩瀬　暢男; Yasushi Iyogi; 五代儀　靖; Yasuaki Yasumoto; 恭章安本; Toshiro Yanagisawa; 柳沢　俊郎
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 1990-06-28
Filing date: 1990-06-28
Publication date: 1992-02-25

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】［発明の目的］（産業上の利用分野）本発明は半導体装置に関し、より詳しくは、少なくとも
一部がセラミックよりなるパッケージによって封止され
てなる半導体装置に関する。

（従来の技術）半導体装置のパッケージは、機械的に壊れやすい半導体
チップを周囲の環境から、あるいは装置組み立ての取扱
い時に加わる諸応力から機械的に保護することが第一の
目的であるが、近年の半導体技術の発展は機械的な保護
中心から次第に電気的、熱的、核的な保護能力を高める
方向に変化しつつある。すなわち半導体装置が回路規模
増大、高発熱、多ピン、高速、大チップの方向へと発展
しているため、これに応じたパッケージの必要性が高ま
っており、現在ピングリッドアレイパッケージが使用さ
れる機会が増大しつつある。

以下、ピングリッドアレイパッケージを用いた半導体装
置の一態様の縦断面図を第８図に示し、ピングリッドア
レイパッケージの構造について第８図を参照しながら説
明する。ピングリッドアレイパッケージでは、多層配線
が形成されたセラミック回路基板（１）の−面（裏面）
に多数の入出力用及び電源用のピン（２）を格子状（ピ
ングリッドアレイ状）に配置し、他の面には放熱用フィ
ン（３）を取り付けた構造である。ピン（２）は例えば
ろう材を用いて電気的、機械的にセラミック回路基板（
１）上の電極と強固に接合する。半導体チップ（４）を
収納する部分は空洞となっており、半導体チップ（４）
は空洞内でセラミック回路基板（１）と機械的、電気的
に接合され、空洞内の応力フリー自由空間を効果的を利
用して、ボンディングワイヤ（８）又はＴＡＢリードに
より半導体チップ（４）とセラミック回路基板（１）を
相互接続する。キャップ（６）によって空洞を気密封止
し、半導体チップ（４）を外部の環境から保護する。キ
ャップ（６）は金属を抵抗溶接またはレーザ溶接するこ
とで気密封止を達成する。

放熱用フィン（３）は接合材料（７）にＪってセラミッ
ク回路基板（１）と接合しており、熱的、機械的に高性
能で強固なものとしている。半導体チップ（４）は、図
示しないダイボンディング材料によりセラミック回路基
板（１）と機械的、電気的に接合される。

このような半導体装置の諸特性はセラミック材料、フィ
ン材料、配線材料、接合材料等によって決まる。特に半
導体装置の放熱性を考慮した場合、第８図に示したよう
なパッケージではセラミック回路基板としてＡＩＮ基板
を使用するのが有効であるが、このときの半導体チップ
の消費電力は最大１０Ｗ程度まで許容される。すなわち
半導体チップの動作部と外部との間の熱抵抗は約６℃／
Ｗであり、周囲温度を４５℃とし半導体チップの最高動
作温度を特徴とする特許容温度差は４０℃であるので、
６℃／Ｗの熱抵抗では約７Ｗ程度の消費電力まで対応で
きる。

ところで最近の半導体チップは、前述したようにますま
す高消費電力化してきており、３０Ｗ１５０Ｗ１場合に
よっては１００Ｗ程度の大きな発熱を伴なうものが考え
られ、このような半導体チップには第８図に示したよう
なパッケージは適用できない。而して係る実状に則して
、現在半導体装置の放熱性を高めるための様々な方式が
検討されているが、その代表的なものを第９図に示し、
次に第９図に示した半導体装置の放熱機構について説明
する。

第９図に示した半導体装置では、半導体チップ（４）が
ＴＡＢリード（５）を用いてフェイスダウン方式で実装
される。さらに半導体チップ（４）は、ダイボンディン
グ材料（９）によりセラミック回路基板（１）と接合さ
れる一方、樹脂等の接合材料（１０）を用いて放熱用フ
ィン（３）を具備したキャップ（６）と接合される。

ところで前述した第８図に示した半導体装置では、半導
体チップ（４）で生じた熱が全てセラミック回路基板（
１）に伝搬され、主に放熱用フィン（３）を通して空気
中に放出される。すなわち、熱は主として半導体チップ
（４）から放熱用フィン（３）に向かっての１次元的、
一方向の移動である。従って、このような構成では放熱
量が制限され、前述のようにおおむね７Ｗ程度の消費電
力しかまかないきＳｔないのが実状である。これに対し
第９図に示した構造では、熱は半導体チップ（４）の裏
面よりキャップ（６）を通して放熱用フィン（３）に伝
達され空気中に放出される一方、セラミック回路基板（
１）に伝搬された熱がピン（２）を通してボードレベル
の基板、−船釣には樹脂基板に放出される。従って第９
図に示した半導体装置では、半導体チップからの放熱経
路が二系統となるのでパッケージでの熱抵抗が低下し、
半導体装置の放熱性を高めることができる。

しかしながら係る半導体装置においても、以下に示すよ
うな理由により、未だ放熱性が充分であるとはいえなか
った。すなわちこのような半導体装置では、上述したよ
うに半導体チップにおいて発生した熱は、放熱用フィン
及びピンの二系統より放出される。このうち後者につい
ては、セラミック回路基板とボードレベルの基板との間
に介在するのはピンだけであり、ピンがいかに稠密にセ
ラミック回路基板の下面に形成されていても、セラミッ
ク回路基板とボードレベルの基板との接触面積は小さい
。従って、係る半導体装置においては、主たる放熱経路
は放熱用フィンを具備したキャップを介する経路となり
、大部分の熱は半導体チップの裏面より放熱用フィンに
伝搬され空気中に放出される。ところで、一般に半導体
チップでの発熱は半導体チップの能動面の５μｍ以内で
起こるので、このような半導体装置では能動面付近で発
生した熱が、厚さ０．２０〜０．４５ｍｍ程度のＳｉ基
板層を通ってキャップに伝搬される。

而るにＳｉ基板の熱伝導率は１３０Ｗ／ｍ−に程度であ
って、ＡＩＮの２７０Ｗ／ｍ−Ｋに比べて小さいため、
上述したように大部分の熱を半導体チップの裏面から除
去するのでは、放熱性において大きな制約を受けてしま
うのである。

さらにセラミック回路基板の内部では、Ｃｕ。

ＷＳＭｏ等よりなる電源用配線層が一面に形成されるが
、このようなＣｕ、Ｗ、ＭｏもＡＩＮと比較して熱伝導
率が小さいため放熱の妨げとなり、セラミック回路基板
の放熱性が低下する一因となっていた。

（発明が解決しようとする課題）上述したように従来の半導体装置においては、半導体チ
ップで生じた熱の放熱性が充分ではなく、さらに大きい
消費電力を取り扱う必要性が、近年とみに高まりつつあ
る。

本発明はこのような問題点を解決して、極めて優れた放
熱性を有する半導体装置を提供することを目的としてい
る。

［発明の構成コ（課題を解決するための手段）本発明は、半導体チップと、前記半導体チップが載置さ
れるセラミック回路基板と、前記セラミック回路基板と
接合され前記半導体チップを気密に封止するキャップと
を具備した半導体装置において、前記半導体チップが能
動面を上に向けてセラミック回路基板上に載置され、前
記半導体チップとキャップとの間にセラミック又は金属
よりなる放熱用構造体を介在せしめてなる半導体装置で
ある。すなわち本発明の半導体装置は、能動面を上に向
けて載置された半導体チップの能動面に放熱用構造体が
当接されたこと、を特徴としている。

第１図は本発明の構成の一例を示す縦断面図である。半
導体チップ（１０３）は、能動面を上方に向けてセラミ
ック回路基板（１０１）上に載置され、セラミック回路
基板（１０１）には電源及び入出力のためのピン（１０
２）がろう接合され、半導体チップ（１０３）の端子と
電気的に接続されている。この接続には、例えばＴＡＢ
　（Ｔａｐｅ＾ｕｌｏｍａｌｅｄ　Ｂｏｎｄｉｎｇ）リ
ード（１０４）を用いてＩ　Ｌ　Ｂ　（ｌｎｎｅ＋　Ｌ
ｅａｄ　Ｂｏｎｄｉｎｇ）　、ＭＬ　Ｂ　（Ｍｉｄｄｌ
ｅＬｅａｄ　Ｂｏｎｄｉｎｇ）技術により行なう。すな
わち、ＴＡＢリード（１０４）はバンプ（１１３）によ
って半導体チップ（１０３）及びセラミック回路基板（
１０１）と電気的に接続され、このようなボンディング
部分では同種金属例えばＡｕのバンプ（１１３）を用い
て圧接接合が行なわれる。さらに、ＴＡＢリード（１０
４）から引き出された端子はセラミック回路基板（１０
１）上の配線層（１０５）で再配分され、ピン（１０２
）に接続される。また一部はバンプ（１０６）を経由し
てキャップ（１０７）内部に導かれ、キャップ（１０７
）内部において再配線された後に再びセラミック回路基
板（１０１）に接続され、最終的にはピン（１０２）に
導かれる。キャップ（１０７）には空気への放熱性を高
めるための放熱用フィン（１０８）を設けている。半導
体チップ（１０３）の能動面には、柔軟性を有する接合
材料（１１０）を介してセラミック製の放熱用構造体（
１０９）が当接され、また放熱用構造体（１０９）とキ
ャップ（１０７）との間に同じく柔軟性を有する接合材
料（１１１）が充填される。

セラミック回路基板（１０１）とキャップ（１０７）と
は、半導体チップ（１０３）を気密に封止するために金
属からなる封止枠（１１２）を介して接合している。

本発明の半導体装置においては、セラミック回路基板の
材料としてはＡＩＮが用いられることか好ましい。また
キャップの材料としては、半導体装置の気密度を考慮し
て、セラミック回路基板と近似する熱膨張係数を有する
材料を用いることが好ましく、さらにセラミック回路基
板と同一材料を用いるのがより好ましい。なお係るキャ
ップにおいては、半導体装置の放熱性をより高めるため
放熱用フィンを具備していることか好ましく、係る放熱
用フィンに用いることのできる材料としては、ＡＩＮ、
ＢＮ、ダイヤモンド、ガラスセラミック、コルシライト
等のセラミックや、Ｗ、Ａｌ／　Ｓ　ｉ等の金属、さら
にはこれらの多孔質体等か挙げられる。また放熱用構造
体としては、ＡＩＮ。

ＢＮ、ダイヤモンド、銅、ＡＩ、タングステン、モリブ
デンやこれらの複合体等を用いることかできる。このよ
うな放熱用構造体は、キャップと一体化されていても良
いが、放熱用構造体とキャップを別に用意して、まず放
熱用構造体を半導体チップと当接せしめた後にキャップ
の位置合わせを行ない、キャップと放熱用構造体及びセ
ラミック回路基板との接合を同時に行なう方が、精度の
良い位置合わせが可能となるのでより好ましい。このと
き、放熱用構造体として透光性を有するセラミックを用
いれば、−層精度良く位置合わせを行なうことができ、
放熱用構造体が半導体チップと当接する面で面取りまた
はテーバを有する形状とすれば、半導体装置の放熱性が
より高められる。

また、係る放熱用構造体と半導体チップ及びキャップと
の接合材料としては、エポキシ樹脂、ポリイミド、ポリ
アミド、ポリフェニレンサルファイド、ポリビニルフェ
ノール、ポリパラパニック酸、ビスマレイミド、シリコ
ーン、テフロン等を用いることができる。さらに本発明
では、半導体チップの端子部分を除いた表面をメタライ
ズして、半導体装置の放熱性を一層高めることも可能で
ある。

さらに本発明は、半導体チップと、前記半導体チップが
載置されるセラミック回路基板と、前記セラミック回路
基板と接合され前記半導体チップを気密に封止するキャ
ップとを具備した半導体装置において、前記セラミック
回路基板がＡＩＮよりなり、セラミック回路基板内に形
成される電源用配線層が前記半導体チップの下方にて孔
を有する半導体装置である。

上述したような半導体装置では、電源用配線層に熱バイ
アホールとしての孔が形成される。このような孔の形状
、個数は特に限定されることはなく、例えば、半導体チ
ップの直下の電源用配線層をすべて除去しても良いし、
微細な孔を多数メツシュ状に設けても良く、このような
孔の形状も何ら限定されることなくあらゆる形状が許容
される。

さらに、セラミック回路基板内に接地用配線層が形成さ
れている場合、半導体チップの下方において前記接地用
配線層にも熱バイアホールとしての孔が形成されること
が好ましい。また、半導体チップの下方の電源用配線層
及び接地用配線層が全て除去されている場合は、この部
分のＡＩＮセラミックを除去した後、特に高熱伝導率を
有するＡＩＮセラミックを嵌合せしめて、半導体装置の
放熱性を一層高めるこ七も可能である。このような半導
体装置の縦断面図を第２図に示す。係る半導体装置は、
まず所定の位置に貫通孔を有するセラミック回路基板（
１０１）を作成して、前記貫通孔に高熱伝導率を有する
ＡＩＮセラミック（１１４）を嵌合せしめ接合材料（１
１５）により接合した後、ＡＩＮセラミック（１１４）
上に半導体チップ（１０３）を載置し、次いでボンデイ
ングワイヤ（１１６）等を用いてＩＬＢ。

ＭＬＢを行ないビン（１０２）と電気的接続をとり、さ
らに接合材料（１１８）を介してキャップ（１０７）を
セラミック回路基板（１０１）に接合して半導体チップ
（１０３）を気密に封止することにより容易に得ること
ができる。

（作用）本発明の半導体装置においては、半導体チップで発生し
た熱はキャップ及びセラミック回路基板の双方を通して
放出されるため、２方向の放熱が達成される。さらに本
発明では、大部分の熱がＳｉ基板層を通ることなく半導
体チップとキャップとの間に介在する放熱用構造体に伝
搬され、次いで遅滞なくキャップ及び放熱用フィンを経
由して空気中に放出される。従って本発明では、主たる
放熱経路である放熱用フィンを介しての放熱において、
半導体チップの能動面付近で発生した熱が直接放熱用構
造体、キャップ、放熱用フィンへと伝搬されるので、速
やかに熱を空気中に放出することができ、半導体装置全
体の熱抵抗を大いに低下せしめることができる。

さらに本発明においてセラミック回路基板の材料として
ＡＩＮを用いる場合は、ＡＩＮはＴＣＥが４．５ｘ１０
−’／℃（Ｒ７−６００℃）とＳｉのそれ（３ｘ　１０
−’／℃）に近いので、熱的に良く整合し、信頼性上も
問題を起こすことがない。

このときセラミック回路基板内に電源用配線層や接地用
配線層が形成されると、このような配線層で通常用いら
れる導体材料の熱伝導率がＡＩＮより低いため、ＡＩＮ
の高い放熱性を最大限に利用することができない。本発
明では、セラミック回路基板上に載置される半導体チッ
プの下方において、前記電源用配線層や接地用配線層に
熱バイアホールを形成することにより、半導体チップで
発生した熱は係る熱バイアホールを通って下方に伝搬さ
れる。従って熱の伝達が前述したような配線層で妨げら
れることがなく、半導体装置の放熱性が高められる。な
おこのような半導体装置では、半導体チップの下方にお
いて電源用配線層や接地用配線層が全く形成されないよ
うにセラミック回路基板を設計しても、放熱性の向上を
達成することができる。また本発明では、上述したよう
に電源用配線層や接地用配線層に熱バイアホールを形成
すれば、セラミック回路基板作成の際、グリンシートを
積層したときの層間密着性が向上するので、係るセラミ
ック回路基板の強度を高めることもできる。

以上説明したように、本発明では従来の問題点であった
放熱性の限界は除去され、さらに発熱量の大きい半導体
チップの搭載が可能となる。

（実施例）実施例１第３図に本実施例の半導体装置の縦断面図を示す。セラ
ミック回路基板（１０１）は、ＡＩＮ基板にＷを主体と
した配線層とＡＩＮを主体とした配線間絶縁層を形成し
、これらを同時焼成して得た４３Ｘ４３Ｘ２ｍｍの多層
配線ＡＩＮ基板を用いた。配線層（図示せず）は７層と
し、半導体チップ（１０３）の下方には配線層を一切設
けないように設計した。配線層は信号線の特性インピー
ダンスが５０−７０Ωとなるように、近隣する信号線間
に電源用配線層又は接地用配線層を形成して、ストリッ
プ線路を構成した。信号線の線路幅は１５０μｍ、ＡＩ
Ｎを主体とした配線間絶縁層の厚さは約４００μｍであ
る。

セラミック回路基板（１０１）にはさらにその上面に２
層の薄膜配線層（１１７）を形成して、ＭＬＢのための
ピッチ９０μｍの配線を形成した。

配線はＴ　ｉ　／　Ｎ　ｉ　／　Ａ　ｕからなる構成で
ある。二層の薄膜配線間の配線間絶縁層としては、厚さ
５μｍのＡＩＮ層を反応性スパッタによって形成した。

バイアホールはレジストでリソグラフィーを行なった後
、ＫＯＨを主体とするアルカリエッチャントによりＡＩ
Ｎ層に１００Ｘ１００μｍの開口部を形成し、ここにＡ
ｕめっきでバイアホールを埋めた。さらにこの上に前述
したＴ　ｉ　／　Ｎ　ｉ　／Ａｕからなる配線を形成し
た。

セラミック回路基板（１０１）の下面には電源用又は入
出力用のビン（１０２）をろう接法によって形成した。

ビン（１０２）の長さは１ｍｍである。ピン（１，０２
）は熱膨張整合を考慮したコバール製、直径０．２ｍｍ
とした。ビンピッチは１　ｍ　ｒｎ　ｓ　３２列×３２
列のマトリックス状配列で、合計１０００ピンを形成し
た。すなわち、中央部の２４ピンは配列しない状態であ
る。

さらにキャップ（１０７）として、中央部に２０ｘ２０
ｘ１ｍｍの溝を有する４３Ｘ４３Ｘ２ｍｍのＡＩＮセラ
ミックを用いた。キャップ（１０７）には放熱性を高め
るためＡＩＮ製の放熱用フィン（１０８）を一体的に形
成した。すなわち、第３図に示したような放熱用フィン
（１０８）を有するキャップ（１０７）をプレス成形し
、これを窒素雰囲気中で１８５０℃、２時間焼成した。

得られた放熱用フィン（１０８）の熱伝導率は１７０Ｗ
／ｍ−にであった。放熱用フィン（１０８）の寸法は、
幅２．５ｍｍ、空間２．５ｍｒｎ、　　ピッチ５ｍｍ、
深さ５ｍｍの構造が８列で、総表面積は約４４２９ｍｍ
２である。またキャップ（１０７）のセラミック回路基
板（１０１）との接合面の外縁部には、ＷＳＴｉＮを主
体とした混合ペースト（バインダ及び有機溶剤を含む）
を印刷法によって四角形のリング状に形成した。前記混
合ペーストを１７５０℃にて焼成後、該配線部にＮｉ／
Ａｕめっきをそれぞれ２μｍ、０．７μｍ形成した。一
方、セラミック回路基板（１０１）のこれと対向する箇
所にも同様のパターンが描かれており、後述するはんだ
封止のランドとして用いた。

半導体チップ（１０３）の寸法は１５．５Ｘ１５．５Ｘ
Ｏ，３５ｍｍであり、ＴＡＢ法によってＩＬＢを行なっ
たものを銀エポキシ接着剤（エボテック社製、Ｈ７０Ｅ
）で室温にて仮付けし、而る後にセラミック回路基板（
１０１）の薄膜配線層（１１７）と位置合わせしＭＬＢ
で一括接続した。ＭＬＢは金−金による熱圧接法で行な
った。

続いて１２０℃、１０分の乾燥炉に放置し、マウント樹
脂を完全重合させた。

次に半導体チップ（１０’３）の能動面にＡＩＮセラミ
ック（東芝製、ＴＡＮ−１７０）よりなる放熱用構造体
（１０９）を当接し、この上に前出のキャップ（１０７
）を被せた。このときセラミック回路基板（１０１）と
キャップ（１０７）との間にはリング状のコバール製封
止枠（１１２）を介在せしめた。放熱用構造体（１０９
）は半導体チップ（１０３）とエポキシ樹脂を主体とし
た接合材料（１１０）により接合、硬化されており、同
じく放熱用構造体（１０９）の上面はシリコーンコンパ
ウンドを主体とした接合材料（１１１）を塗布して、キ
ャップ（１０７）の空洞面と当接させた。キャップ（１
０７）は上述したように外縁部が金属化されており、封
止枠（１１２）、！：セラミック回路基板（１０１）及
びキャップ（１０７）の間には５ｎ−Ｐｂ共晶はんだプ
リフォームを挟んでおいた。セラミック回路基板（１０
１）とキャップ（１０７）との接合は、はんだプリフォ
ームをレーザによってリフローする方法により行なった
。レーザを使用することにより、前述のエポキシ、シリ
コーンコンパウンドなどの樹脂を熱によって炭化、分解
させることなしに、目的とするはんだのみを溶融させ、
半導体チップ（１０３）の気密封止が行なわれた。この
ときの気密度は、ヘリウムリーク率が１０−”ａｔｍ−
ｃｃ／ｓｅｃ以下と実用上問題のない値であった。

このようにして得られた半導体装置において、半導体チ
ップの能動面と実験室大気の間の熱抵抗を測定した結果
を第１表に示す。測定は半導体装置を３０ｃｍＸ３０ｃ
ｍＸ１．６ｍｍのガラスエポキシ基板にはんだで実装し
、良く整流した−様な風を放熱用フィンの整列方向に送
り、風速を変えて行なった。第１表に示されたように係
る半導体装置では、デスクトップスーパーコンピュータ
又はラップトツブスーパーコンピュータ等で使用される
空冷風速である１〜２ｍ／ｓにおいて、熱抵抗が約１．
５℃／Ｗで放熱用構造体が無い場合の約２／３に低下し
、半導体装置の高信頼化、高速化、小形化に有効であっ
た。

以下余白第　　１表以下余白実施例２実質的にＡＩＮからなる厚さ０．４５ｍ　ｍのグリンシ
ート上及びスルーホール内に、Ｗを主体とした導体ペー
ストを所定のパターンで印刷し、これらを９枚重ねて１
５０℃、１時間、１５０ｋｇ／Ｃｍ２にて加圧加熱積層
した。次いでバインダを脱脂して、１８５０℃、窒素雰
囲気中で２時間焼成した後、ＴＡＢリード及び電源用、
入出力用のピンとの電気的接続をとるためのＴ　ｉ　／
　Ｎ　ｉ　／Ａｕよりなる薄膜を形成して、４３Ｘ４３
Ｘ２ｍｍのセラミック回路基板を得た。このとき係るセ
ラミック回路基板では、半導体チップの下方には配線層
が一切設けられないように設計され、また配線層は信号
線の特性インピーダンスが５０〜７０Ωとなるように、
近隣する信号線間に電源用配線層又は接地用配線層を形
成して、ストリップ線路を構成した。信号線の線路幅は
１５０μｍ１ＡＩＮを主体とした配線間絶縁層の厚さは
約４００μｍである。

続いて前記セラミック回路基板の上面には、実施例１と
同様の２層の薄膜配線層を形成した。

一方前記セラミック回路基板の下面には、次に示すよう
な方法によって、電源用又は入出力用のピンを実施例１
と同様の配置で１０００ピン形成した。すなわちまずセ
ラミック回路基板の下面について、表面粗さ１５０　ｎ
、　ｍ以下となるようラッピング、研磨、湿式洗浄を行
なった後、直径が０．３ｍｍφでヘッド部の直径が０．
６ｍｍφのコバール製のピンを、ピンのヘッドが基板側
になるようにセラミック回路基板上に載置した。次いで
、治具を用いてセラミック回路基板及びピンを固定しな
がら、対向ターゲット式スパッタ法により圧力２．０Ｐ
ａ、最大エネルギーＲＦ７００Ｗ。

アルゴン：酸素；窒素＝３５：１：２０のガス雰囲気、
基板温度４００℃の条件で、金属酸化窒化物層、さらに
その上のＴ　ｉ　／　Ｎ　ｉ　／　Ａ　ｕ層を順次形成
した。このような工程において、ピンとセラミック回路
基板基板との隙間にスパッタ粒子が入り込み、両者が接
合された。この後、ＡｕをＫｌ＋１．十脱イオン水のエ
ッチャント、ＮｉをＣｕ５ｏ４＋ＨＣ１＋エチルアルコ
ール＋脱イオン水のエッチャント、ＴｉをＨＦ十脱イオ
ン水のエッチャントによりそれぞれエツチングした。こ
のとき、セラミック回路基板とピンの間へのエッチャン
トの流れ込みは殆ど無く、以上によりセラミック回路基
板とピンとの良好な接合強度（２，５ｋｇ以上）が得ら
れた。

次に、上記セラミック回路基板を得たときと同様の方法
で、ＡＩＮよりなるキャップを作成した。

なお前記キャップの中央部には、実施例１と同様に２０
Ｘ２０Ｘ１ｍｍの溝を設けた。さらに係るキャップには
、ＡＩＮ製の放熱用フィンを以下に示すような方法によ
り形成した。まず直径２ｍｍ。

長さ３ｍｍのＡＩＮビンを多数用意し、このＡＩＮピン
を５ｗｔ％Ｔｉ、５８ｗｔ％Ａｇ、２７ｗｔ％Ｃｕなる
組成のろう材を介してキャップ上の所定位置に載置した
。次いで炭素治具を用いて両者を保持しながら、真空炉
内にて、５Ｘ１０ｔｏｒｒの真空下８５０℃で３分加熱
して両者を接合することにより、ＡＩＮ製の放熱用フィ
ンを具備したキャップが得られた。

続いて実施例１と同様に、半導体チップをセラミック回
路基板の所定の位置に載置した後、ＴＡＢ法によってＩ
ＬＢ％ＭＬＢを行なった。さらに前記半導体チップの能
動面には、実施例１と同様に、接合材料を介してＡＩＮ
セラミックよりなる放熱用構造体を当接せしめ、この後
実施例１と同様の方法で、前述したキャップを用いて前
記半導体チップを気密に封止した。なお本実施例では、
第１図に示した半導体装置と同様に、ＴＡＢリードによ
り引き出された端子の一部をキャップ内に導いて、キャ
ップ内にて配線の再配分を行なった。得られた半導体装
置について実施例１と同様に熱抵抗を測定したところ、
本実施例の半導体装置においても優れた放熱性が達成さ
れていることが確認された。

実施例３まず実施例２と同様のセラミック回路基板上に、スパッ
タ法によりＴ　ｉ　／　Ｎ　ｉ／　Ａ　ｕからなる薄膜
を全面に成膜した後、エツチングによりＭＬＢのための
電極及び接地用配線層を形成した。次いてこの上に（Ｐ
ｂｏ、ｓ　Ｂａｏ　＋　）　０９＠［（Ｚｎ＋／ａＮｂ
２ｙ３）　　　３ｏ　（Ｍ　ｇ　＋／３　　Ｎ　ｂ　２
／３　）　　、ｓａＴ　ｉ　ｏ、　２０］　０□、８の
薄膜を、メタルマスクを用いスパッタ法によって形成し
た。得られた薄膜の比誘電率は約５００であった。また
スパッタ条件は、基板温度２００℃、エネルギーＲＦパ
ワー１５０Ｗ、膜厚３００ｎｍで、ターゲットとしては
前記薄膜と同一材料の単元ターゲットを使用した。続い
て大気中にて３００℃、２時間のアニールを行ない、さ
らに前記薄膜上にスパッタ法によってＴ　ｉ　／　Ｎ　
ｉ　／　Ａ　ｕよりなる薄膜を成膜した。この後エツチ
ングによって電源用配線層を形成した結果、得られた比
電気容量は１５ｎＦ／ｍｍ２であり、２系列の電源それ
ぞれについて５００ｎＦ以上の容量が達成された。さら
にセラミック回路基板の下面の所定の位置に、電源用又
は入出力用のピンを実施例１と同様に形成した。

続いて実施例１と同様に、半導体チップをセラミック回
路基板の所定の位置に載置した後、ＴＡＢ法によってｒ
ＬＢＳＭＬＢを行なった。ただし本実施例では、ＴＡＢ
リードのボンディング部分にあらかじめＳｎ又は５ｎ−
Ｐｂはんだを１０μｍの厚さでめっきして接合材料とし
て使用し、ＩＬＢＳＭＬＢを行なった後、２００℃。

３０分、窒素雰囲気中でキュアした。さらに前記半導体
チップの能動面には、実施例１と同様に、エポキシ樹脂
を主体とした接合材料によってＡＩＮセラミックよりな
る放熱用構造体を接合した。次いで、前記半導体チップ
を実施例１と同様にしてＡＩＮ製のキャップにより封止
して、本発明の半導体装置を得た。

得られた半導体装置について実施例１と同様に熱抵抗を
測定したところ、係る半導体装置においても優れた放熱
性が達成されていることが確認された。さらに本実施例
の半導体装置は、セラミック回路基板においてバイパス
コンデンサが形成されているため、高速での信号処理を
行なうことが可能であった。

実施例４まず、実施例１と同様のセラミック回路基板の上面及び
下面に、実施例１と同様にして薄膜配線層及び電源用、
入出力用のピンを形成した後、前記セラミック回路基板
上の所定の位置に半導体チップを載置せしめ、ＩＬＢＳ
ＭＬＢを行なった。

次に本実施例においては、放熱用構造体として熱伝導率
２７０Ｗ／ｍ−にの透光性ＡＩＮセラミックブロック（
東芝製）を用意した。而して、前記透光性ＡＩＮセラミ
ックブロックを２０Ｘ２０Ｘ１ｍｍに成形した後、半導
体チップと当接する面が１４．８Ｘ１４．８ｍｍとなる
ように厚さ０．０６ｍｍの面取り部分を設けた。次いで
、係る放熱用構造体を前記半導体チップの上に載せ、透
光性を利用してＩＬＢを行なった部分に過剰な応力を与
えることなく、半導体チップの上面に放熱用構造体を接
着した。接合材料としては透明ポリイミド接着剤を使用
し、アライメントを容易にするとともに接着に関する残
留応力の低減を計った。キュアは２００℃の窒素雰囲気
中で、３０分行なった。

次いで、前記放熱用構造体の上に実施例１と同様の放熱
用フィンを具備したＡＩＮ製のキャップを被せ、半導体
チップの気密封止を行なった。

ＡＩＮ放熱構造体上面にはシリコーンコンパウンドを塗
布して、放熱用フィンの空洞面と当接させた。このとき
、放熱用フィン及びセラミック回路基板の接合面の外縁
部はあらかじめ金属化されており、封止枠と放熱用フィ
ン及びセラミック回路基板との接合は、接合部分に５ｎ
−Ｐｂ共晶はんだプリフォームを挟んでおき、はんだプ
リフォムをレーザでリフローする方法により行なった。

レーザを使用することにより、前述のエポキシ、シリコ
ーンコンパウンドなどの樹脂を熱によって炭化、分解さ
せることなしに、目的とするはんだのみを溶融させ、半
導体チップの気密封止が行なわれた。このときの気密度
は、ヘリウムリーク率が１０−１１０−１Ｏａｔ／ｓｅ
ｃ以下と実用上問題のない値であった。

このようにして得られた半導体装置について、半導体チ
ップの能動面と実験室大気の間の熱抵抗を実施例１と同
様に測定したところ、本実施例の半導体装置においても
優れた放熱性が達成されていることが確認された。

実施例５第４図に本実施例の半導体装置の縦断面図を示す。まず
実施例１と同様のセラミック回路基板（１０１）の下面
に電源用又は入出力用のピン（１０２）をＮｉメツキを
介して形成した。ピン（１０２）としては直径０．４５
ｍｍφのコバル製のピン（１０２）を用いて、７２％ｗ
　ｔ　Ａ　ｇ−Ｃｕろう材によりピン（１０２）をセラ
ミック回路基板（１０１）にろう接し、実施例１と同様
の配置で１０００ピン形成した。次いで、前記セラミッ
ク回路基板（１０１）の上面について、表面粗さ１５０
ｎｍ以下となるようにラッピング、研磨した後、基板表
面の湿式洗浄、逆スパツタを行なった。続いて金属ター
ゲットを用いたスパッタ法により、圧力０．２Ｐａ、最
大エネルギーＲＦ４００Ｗ、アルゴン：酸素二窒素＝２
０：１：９のガス雰囲気、基板温度２００℃の条件で、
セラミック回路基板（１０１）の上面全面に金属酸化窒
化物層、Ｔｉ層、Ｎｉ層及びＡｕ層を順次形成した。こ
の後、フォトリソグラフィー技術を用いてＡｕをＫＩ＋
Ｉ２＋脱イオン水のエッチャント、ＮｉをＣｕ　Ｓ　Ｏ
４＋　ＨＣＩ　＋　ｘチルアルコル子脱イオン水のエッ
チャント、ＴｉをＨＦ十脱イオン水のエッチャントによ
りそれぞれエツチングして、ＭＬＢのための電気的接続
をとるための配線層、及び後述するシールリング（１１
９）との接合のランドとなるリング状の導体層を形成し
た。次に、Ａｕ−３ｔを介して半導体チップ（１０３）
をセラミック回路基板（１０１）上に載置し、またボン
ディングワイヤ（１１６）を用いてＩＬＢＳＭＬＢを行
なった後、実施例１と同様に、接合材料（１１０）を介
してＡＩＮセラミックよりなる放熱用構造体（１０９）
を当接、接合せしめた。なお本実施例では、半導体装置
の放熱性を高めるため、放熱用構造体（１０９）をテー
パを有する形状とした。さらに前述したリング状の導体
層上に、接合材料（１１８）を介して金属製のシールリ
ング（１１９）を載せた後、シールリング（１１９）上
に放熱用構造体（１０９）と接合材料（１１１）を介し
て当接するキャップ（１０７）を被せた。なお、本実施
例ではキャップ（１０７）として金属製のリッドを用い
、シールリング（１１９）及びキャップ（１０７）の材
料は、熱膨張係数が９Ｘ１０−’／℃でＣｕを２０ｗｔ
％含むＣｕ含浸Ｗ複合材料である。また、シルリング（
１１９）とキャップ（１０７）及びリング状の導体層と
の接合材料（１１８）としては、Ｓｎを２０ｗｔ％含む
Ａｕプリフォーム材を用いて、係るＡｕ−３ｎプリフオ
ーム材を窒素雰囲気中、３００℃で加熱することにより
半導体チップ（１０３）の封止を行なった。

以上により得られた半導体装置の気密度をグロスリーク
テスト及びＨｅリークテストで評価したところ、５×１
０−目　ａｔｍＩＩｃｃ／ｓｅｃと良好であり、また、
−５５℃（３０分）〜１５０℃（３０分）の冷熱サイク
ル試験を行なっても何ら問題は無く、気密性は充分であ
った。すなわちシ−ルリングとキャップの材料として、
ＡＩＮ及びＳｔと熱膨張係数の近似するＣｕ含浸Ｗ複合
材料を用いることにより、信頼性試験においても良好な
結果が得られた。また係る半導体装置について、半導体
チップの能動面と実験室大気の間の熱抵抗を実施例１と
同様に測定したところ、本実施例の半導体装置において
も優れた放熱性が達成されていることが確認された。

さらにシールリングとリッドの材料として、０．２ｍｍ
Ｃ’ｕ１０．６ｍｍＷ１０．２ｍｍＣｕよりなるＷ　／
　Ｃｕクラッド材を用いた以外は同様に半導体装置を構
成したところ、係る半導体装置においてもＣｕ含浸Ｗ複
合材料を用いたときと同様に、良好な気密性、放熱性が
達成された。

また、上記半導体装置ではシールリングを用いたが、本
発明ではシールリングを用いず、Ａｕ−５ｎプリフオー
ム材を介してキャップを直接セラミック回路基板に接合
しても、信頼性においては何ら問題は無い。

実施例６第５図に本実施例の半導体装置の縦断面図を示す。まず
、実施例１と同様のセラミック回路基板（１０２）を形
成した。さらに、セラミック回路基板（１０１）上の所
定の位置には、実施例１と全く同様に半導体チップ（１
０３）を載置、接合せしめ、次いでＴＡＢ法によりＩＬ
Ｂ、ＭＬＢを行なった。

一方本実施例では、キャップ（１０７）として、放熱用
フィン（１０８）及び放熱用構造体（１０９）が一体的
に形成されてなるＡＩＮセラミックを用いた。すなわち
係る半導体装置においては、第５図に示されるように、
ＡＩＮセラミックの一部を構成する放熱用構造体（１０
９）の部分がシリコーンコンパウンドを主体とした接合
材料（１１０）を介して半導体チップ（１０３）と当接
し、キャップ（１０７）の部分は実施例１と全く同様に
セラミック回路基板（１０１）と接合され、半導体チッ
プ（１０３）の封止が行なわれる。

このような半導体装置について、半導体チップの能動面
と実験室大気の間の熱抵抗を実施例１と同様に測定した
結果を第２表に示す。第２表から明らかなように、係る
半導体装置においても実施例１と同様熱抵抗値が低下し
、優れた放熱性が達成されていることが確認された。

第　　２　　表以下余白実施例７まず、実施例２と同様のセラミック回路基板及びキャッ
プを用意し、前記セラミック回路基板の上面及び下面に
は、それぞれ実施例２と同様の薄膜配線層と電源用又は
入出力用のピンを形成した。

一方前記キャップには、放熱用フィンとして４３Ｘ４３
Ｘ１０ｍｍのＷ製条孔質フィンを形成した。

すなわち、前記キャップ上に係るＷ製条孔質フィンを銀
エポキシ接着剤（エボテック社製；Ｈ７０Ｅ）を介して
載置した後、１２０’Ｃの空気中で前記銀エポキシ接着
剤を硬化せしめ、前記キャップとＷ製条孔質フィンとの
接着を行なった。

次いで実施例２と同様に、半導体チップを前記セラミッ
ク回路基板の所定の位置に載置した後、ＴＡＢ法によっ
てＩＬＢ、ＭＬＢを行なった。さらに前記半導体チップ
の能動面には、実施例２と同様に、接合材料を介してＡ
ＩＮセラミックよりなる放熱用構造体を当接せしめ、こ
の後、前述したキャップを用いて前記半導体チップを気
密に封止した。このときの気密度は、ヘリウムリーク率
がＩＱ−”　ａｔｍ−ｃｃ／ｓｅｃ以下と実用上問題の
ない値であった。

このようにして得られた半導体装置について、半導体チ
ップの能動面と実験室大気の間の熱抵抗を実施例１と同
様に測定した結果を第３表に示す。

第３表から明らかなように、係る半導体装置においても
実施例１と同様熱抵抗値が低下し、優れた放熱性が達成
されていることが確認された。

第　　３　　表以下余白実施例８まずＡＩＮ粉末（徳山曹達型：Ｆグレード）に対し３０
　ｗ　ｔ％のＣａＯを焼結助剤として添加し、さらにバ
インダ、可塑剤、溶剤を加えて２４時間ボールミルで湿
式混合してスラリーを調製した後、脱泡機により気泡の
脱気が行なわれたスラリーからドクターブレード法によ
って厚さＱ、４ｍｍのグリーンシートを作成した。次い
で、前記グリンシートにパンチングマシンにより０．０
８〜０．２０ｍｍφの径のスルーホールを形成して、前
記グリーンシート上及びスルーホール内に、スクリーン
印刷法によってＷを主体とした導体ペーストを所定のパ
ターンで印刷した。係る印刷工程において、複数のメツ
シュ状の孔を有する電源用配線層又は接地用配線層の形
成されたグリーンシートが得られたが、このとき、この
ような複数のメツシュ状の孔の総面積がそれぞれ異なる
複数種のグリーンシートを作成した。さらに、このよう
なグリーンシートを積層、圧着して脱ノくインク、脱炭
後、常圧上窒素雰囲気中で焼成して、電源用配線層及び
接地用配線層をそれぞれ３層ずつ有し、グリーンシート
の積層数が１０層であるセラミック回路基板を得た。な
お係るセラミック回路基板では、電源用配線層及び接地
用配線層において同じパターンの複数のメツシュ状の孔
が設けられたグリーンシートを用い、このような孔を位
置合わせして、グリーンシートの積層を行なった。

次に、係るセラミック回路基板の所定の位置に半導体チ
ップを載置してＩＬＢ、ＭＬＢを行なった後、前記半導
体チップをキャップにより気密に封止して本発明の半導
体装置を得た。得られた半導体装置の縦断面図を第６図
に示す。第６図図示の如く、係る半導体装置では、ＩＬ
Ｂ、ＭＬＢがボンディングワイヤ（１１６）を用いて行
なわれており、セラミック回路基板（１０１）の下面に
は電源用又は入出力用のピン（１０２）が形成されてい
る。またキャップ（１０７）としては金属製のリッドが
用いられ、セラミック回路基板（１０１）の上面の一部
には、接合材料（１２０）を介してＡＩＮ製の放熱用フ
ィン（１０８）が接合されている。

このような半導体装置において、セラミック回路基板に
おけ５熱伝導率を測定したところ、１１０〜１２０Ｗ／
ｍ−にであり、電源用配線層及び接地用配線層が全く設
けられていない場合の熱伝導率１３０Ｗ／ｍ−にと比較
しても、大きな熱伝導率の低下はなかった。また、電源
用配線層及び接地用配線層に設けられたメツシュ状の孔
のパターンがそれぞれ異なる上記した複数種のグリーン
シートを用い、それぞれについてセラミック回路基板を
作成し、さらにこれらのセラミック回路基板を用いて得
られた各半導体装置について、熱抵抗値及び電気抵抗値
を測定した。第７図は、このときの孔の総面積と熱抵抗
値及び電気抵抗値との相関関係を示す特性図である。な
お第７図中では、孔の総面積はセラミック回路基板上に
載置した半導体チップの面積に対する比で表した。また
熱抵抗値は実施例１と同様に測定を行ない、電気抵抗に
ついては、対応する電源用のピンと半導体チップの端子
との間の値を測定した。第７図中曲線Ａに示されている
ように、係る半導体装置においては、熱バイアホールと
なる孔の総面積を増大することにより、半導体装置の熱
抵抗が大幅に低減された。これに対し電気抵抗値は、図
中曲線Ｂにて示されている通り孔の総面積の増大と共に
上昇したが、その上昇度はわずかであり、実用上問題の
ない程度であることが確認された。

実施例９まず実施例８と同様のグリーンシートを作成し、グリー
ンシート上の所定の位置にスルーホールを形成して、係
るグリーンシート上及びスルーホール内に導体ペースト
を印刷した。ただしこのとき電源用配線層及び接地用配
線層では、半導体チップよりも若干大きい略正方形状の
孔を有するようなパターンで印刷を行なった。次にこの
ようなグリーンシートを積層、圧着した後、電源用配線
層及び接地用配線層が前述したような孔を有する位置に
、直方体形状の貫通孔を設けた。次いでこのような積層
体を焼成して、積層数が１０層で、半導体チップが載置
される位置の下方に開口部１２Ｘ１２ｍｍの貫通孔を有
する熱伝導率１１０〜１２０Ｗ／ｍ−にのセラミック回
路基板を得た。

この後前記貫通孔には、熱伝導率２７０　Ｗ　／　ｍ・
ＫのＡＩＮセラミックを嵌合せしめ、ＴｉＡｇ−Ｃｕよ
りなるろう材でセラミック回路基板と接合せしめた。こ
のときＡＩＮセラミックとしては、前述した貫通孔と嵌
合する直方体形状を有し、係る貫通孔よりは若干高さの
低いものを用いて、ＡＩＮセラミックを貫通孔に嵌合し
たとき、半導体チップを載置する位置に段差が設けられ
るようにあらかじめ設計した。次いで、前記ＡＩＮセラ
ミック上に半導体チップを載置した後、実施例８と同様
にボンディングワイヤを用いてＩＬＢ。

ＭＬＢを行ない、さらに半導体チップをキャップにより
気密に封止して本発明の半導体装置を得た。

得られた半導体装置においては、半導体チップの下方に
特に高熱伝導率を有するＡＩＮセラミックを備えている
ため、実施例８で得られた半導体装置よりもさらに優れ
た放熱性が達成されでいることが確認された。

［発明の効果］以上詳述したように、本発明の半導体装置は極めて優れ
た放熱性を有しており、このような本発明の半導体装置
においては、発熱量の大きい半導体チップの搭載も可能
であり、その工業的価値は大なるものがある。

【図面の簡単な説明】

第１図は放熱用構造体を有する本発明の半導体装置の構
造を示す縦断面図、第２図は半導体チップの下方が高熱
伝導率ＡＩＮセラミックよりなる本発明の半導体装置の
構造を示す縦断面図、第３図は放熱用構造体を有する本
発明の半導体装置の一実施例を示す縦断面図、第４図は
放熱用構造体を有する本発明の半導体装置の他の実施例
を示す縦断面図、第５図は放熱用構造体を有する本発明
の半導体装置のさらに他の実施例を示す縦断面図、第６
図はセラミック回路基板の電源用配線層に孔を設けた本
発明の半導体装置の実施例を示す縦断面図、第７図は箪
６図に示した半導体装置の熱抵抗及び電気抵抗を示す特
性図、第８図は従来の半導体装置の構造の一例を示す縦
断面図、第９図は従来の半導体装置の構造の他の例を示
す縦断面図である。０１・・・セラミック回路基板、１０２・・・ピン、０
３・・・半導体チップ、１０７・・・キャップ、１８・
・・放熱用フィン、１０９・・・放熱用構造体、１０．
１１１・・・接合材料

Claims

【特許請求の範囲】

（１）半導体チップと、前記半導体チップが載置される
セラミック回路基板と、前記セラミック回路基板と接合
され前記半導体チップを気密に封止するキャップとを具
備した半導体装置において、前記半導体チップが能動面
を上に向けてセラミック回路基板上に載置され、前記半
導体チップとキャップとの間にセラミック又は金属より
なる放熱用構造体を介在せしめたことを特徴とする半導
体装置。
（２）キャップが放熱用フィンを具備することを特徴と
する請求項１記載の半導体装置。
（３）半導体チップと放熱用構造体との間に接合材料が
介在することを特徴とする請求項１又は２記載の半導体
装置。
（４）放熱用構造体とキャップとの間に接合材料が介在
することを特徴とする請求項１、２又は３記載の半導体
装置。
（５）放熱用構造体が透光性セラミックよりなることを
特徴とする請求項１、２、３又は４記載の半導体装置。
（６）セラミック回路基板がＡＩＮよりなることを特徴
とする請求項１、２、３、４又は５記載の半導体装置。
（７）半導体チップと、前記半導体チップが載置される
セラミック回路基板と、前記セラミック回路基板と接合
され前記半導体チップを気密に封止するキャップとを具
備した半導体装置において、前記セラミック回路基板が
ＡＩＮよりなり、セラミック回路基板内に形成される電
源用配線層が前記半導体チップの下方にて孔を有するこ
とを特徴とする半導体装置。