JPH0458616A - 二重積分形ａ／ｄ変換器の制御方法 - Google Patents
二重積分形ａ／ｄ変換器の制御方法Info
- Publication number
- JPH0458616A JPH0458616A JP2171159A JP17115990A JPH0458616A JP H0458616 A JPH0458616 A JP H0458616A JP 2171159 A JP2171159 A JP 2171159A JP 17115990 A JP17115990 A JP 17115990A JP H0458616 A JPH0458616 A JP H0458616A
- Authority
- JP
- Japan
- Prior art keywords
- conversion
- time
- input signal
- charge
- integrating capacitor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title description 3
- 238000006243 chemical reaction Methods 0.000 claims abstract description 52
- 239000003990 capacitor Substances 0.000 claims abstract description 34
- 238000010521 absorption reaction Methods 0.000 claims abstract description 12
- 230000010354 integration Effects 0.000 claims abstract 3
- 230000000694 effects Effects 0.000 abstract description 4
- 238000010586 diagram Methods 0.000 description 3
- 238000007599 discharging Methods 0.000 description 2
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/10—Calibration or testing
- H03M1/1009—Calibration
- H03M1/1014—Calibration at one point of the transfer characteristic, i.e. by adjusting a single reference value, e.g. bias or gain error
- H03M1/1019—Calibration at one point of the transfer characteristic, i.e. by adjusting a single reference value, e.g. bias or gain error by storing a corrected or correction value in a digital look-up table
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
- H03M1/50—Analogue/digital converters with intermediate conversion to time interval
- H03M1/52—Input signal integrated with linear return to datum
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Analogue/Digital Conversion (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野コ
この発明は、積分コンデンサの電荷吸収特性による影響
を軽減する二重積分形Ａ／Ｄ変換器の制御方法について
のものである。
を軽減する二重積分形Ａ／Ｄ変換器の制御方法について
のものである。
［従来の技術］
次に、従来技術による二重積分形Ａ／Ｄ変換器の構成図
を第２図により説明する。
を第２図により説明する。
第２図の１は入力端子、２Ａ〜２Ｆはスイッチ、３Ａと
３Ｂは基準電源、４Ａは積分器、４Ｂは積分コンデンサ
、５は比較器、６はクロック発生器、７はゲート、８は
カウンタ、９は制御回路である。
３Ｂは基準電源、４Ａは積分器、４Ｂは積分コンデンサ
、５は比較器、６はクロック発生器、７はゲート、８は
カウンタ、９は制御回路である。
第２図のＡ／Ｄ変換器には、１回の動作に３つのシーケ
ンスがある。
ンスがある。
第１のシーケンスでは、スイッチ２Ａ・２Ｃをオンにし
、基準電ｇ３Ａの電圧Ｖ、と入力端子１に加えられる入
力信号に比例した電荷を積分コンデンサ４Ｂに蓄える。
、基準電ｇ３Ａの電圧Ｖ、と入力端子１に加えられる入
力信号に比例した電荷を積分コンデンサ４Ｂに蓄える。
第２のシーケンスでは、スイッチ２Ｄをオン、スイッチ
２Ａ・２Ｃはオフにし、基準電ｉ３Ｂの電圧ｖ２で積分
コンデンサ４Ｂに蓄えた電荷を放電する。このとき、ス
イッチ２Ｄ・２Ｆをオンにし、Ａ／Ｄ変換クロックをゲ
ート７に供給する。
２Ａ・２Ｃはオフにし、基準電ｉ３Ｂの電圧ｖ２で積分
コンデンサ４Ｂに蓄えた電荷を放電する。このとき、ス
イッチ２Ｄ・２Ｆをオンにし、Ａ／Ｄ変換クロックをゲ
ート７に供給する。
比較器５は積分コンデンサ４Ｂの放電時間中、ゲート７
からカウンタ８にＡ／Ｄクロックを供給す友 第３のシーケンスでは、スイッチ２Ｅをオン、スイッチ
２Ｄ・２Ｆをオフにし、積分コンデンサ４Ｂの残留電荷
を完全に放電する。
からカウンタ８にＡ／Ｄクロックを供給す友 第３のシーケンスでは、スイッチ２Ｅをオン、スイッチ
２Ｄ・２Ｆをオフにし、積分コンデンサ４Ｂの残留電荷
を完全に放電する。
次に、第２図のタイムチャートを第３図により説明する
。
。
第３図の横軸は時間であり、第３図アの縦軸は積分コン
デンサ４Ｂ内の電荷である。電荷Ｑ、は誘電吸収現象に
よる吸収電荷である。
デンサ４Ｂ内の電荷である。電荷Ｑ、は誘電吸収現象に
よる吸収電荷である。
第３図イの縦軸は積分コンデンサ４Ｂの充放電電流であ
り、電流工、は入力信号と基準電圧Ｖ。
り、電流工、は入力信号と基準電圧Ｖ。
による充電電流である。電流Ｉ２は基準電圧■２による
放電電流であり、電流Ｉ３は吸収電荷の放電電流である
。
放電電流であり、電流Ｉ３は吸収電荷の放電電流である
。
第３図つの縦軸は積分コンデンサ４Ｂの両端の電圧であ
る。
る。
第３図では、入力信号をＡ／Ｄ変換しない時間Ｔｏで積
分コンデンサ４Ｂを初期化する。
分コンデンサ４Ｂを初期化する。
時間Ｔ。で初期化される積分コンデンサ４Ｂの残留電荷
のうち、主なものは次のとおりである。
のうち、主なものは次のとおりである。
（ア）比較器５が接地電圧を検出してから制御回路９が
スイッチ２Ｄをオフにするまでの遅れ時間に蓄積される
電荷。
スイッチ２Ｄをオフにするまでの遅れ時間に蓄積される
電荷。
（イ）精分コンデンサ４Ｂの電荷吸収特性による吸収電
荷。
荷。
（ア）の残留電荷は、積分コンデンサ４Ｂの静電容量Ｃ
とスイッチ２Ｅのオン抵抗Ｒできまる時定数τ＝ＣＲと
したとき、時定数τの１０倍以下の時間で放電初期化が
完了するが、（イ）の吸収電荷の初期化には数秒以上の
時間が必要である。
とスイッチ２Ｅのオン抵抗Ｒできまる時定数τ＝ＣＲと
したとき、時定数τの１０倍以下の時間で放電初期化が
完了するが、（イ）の吸収電荷の初期化には数秒以上の
時間が必要である。
このため、早い周期で入力信号のＡ／Ｄ変換を繰り返し
た場合、前回のΔ／Ｄ変換による吸収電荷の影響で、Ａ
／Ｄ変換データに誤差を与えてしまうことになる。
た場合、前回のΔ／Ｄ変換による吸収電荷の影響で、Ａ
／Ｄ変換データに誤差を与えてしまうことになる。
次に、Ａ／Ｄ変換を繰り返す場合の第２図のタイムチャ
ートを第４図により説明する。
ートを第４図により説明する。
第４図の横軸は時間であり、第４図アの縦軸は積分コン
デンサ４Ｂの電荷である。
デンサ４Ｂの電荷である。
第４図イの縦軸は積分コンデンサ４Ｂの両端の電圧であ
り、Ｗｌ、〜Ｗ１３はＡ／Ｄ変換開始要求によって開始
される積分コンデンサ４Ｂの両端の電圧波形である。
り、Ｗｌ、〜Ｗ１３はＡ／Ｄ変換開始要求によって開始
される積分コンデンサ４Ｂの両端の電圧波形である。
波形Ｗ、２は時間Ｔ３が長いので、吸収電荷の影響は少
ないが、波形Ｗ、３は時ｒＩＩＪＴ３が短いので、吸収
電荷による影響が太きい。
ないが、波形Ｗ、３は時ｒＩＩＪＴ３が短いので、吸収
電荷による影響が太きい。
積分コンデンサ４Ｂの吸収電荷によるＡ／Ｄ変換データ
への影響は、Ａ／Ｄ変換周期と前回のＡ／Ｄ変換シーケ
ンスにおいて、入力信号を積分する時間Ｔ、で蓄積した
電荷の量に関係する。
への影響は、Ａ／Ｄ変換周期と前回のＡ／Ｄ変換シーケ
ンスにおいて、入力信号を積分する時間Ｔ、で蓄積した
電荷の量に関係する。
このため、常に同じ周期でＡ／Ｄ変換をし、さらに入力
信号の範囲をある程度制限することにより吸収電荷の影
響を常にほぼ同じ程度受けることになる。
信号の範囲をある程度制限することにより吸収電荷の影
響を常にほぼ同じ程度受けることになる。
［発明が解決しようとする課題］
この同じ程度の影響は入力信号を無信号としてＡ／Ｄ変
換をすることにより、補正値データとして動作させるこ
とができる。この補正データを測定値から減算すること
により簡単に補正することができる。
換をすることにより、補正値データとして動作させるこ
とができる。この補正データを測定値から減算すること
により簡単に補正することができる。
この発明は、積分形Ａ／Ｄ変換器において、早い周期で
Ａ／Ｄ変換をした場合でも、積分コンデンサ４Ｂの電荷
吸収特性による影響を軽減することができる積分形Ａ／
Ｄ変換器の制御方法を提供するものである。
Ａ／Ｄ変換をした場合でも、積分コンデンサ４Ｂの電荷
吸収特性による影響を軽減することができる積分形Ａ／
Ｄ変換器の制御方法を提供するものである。
［１ｌＩＩ題を解決するための手段］
この目的を達成するため、この発明では、変換要求のな
いときは接地電圧のＡ／Ｄ変換を繰り返し、積分コンデ
ンサの初期化時間は誘電吸収特性による吸収電荷以外の
残留電荷を放電するのに十分な時間とし、前記積分コン
デンサの前記初期化時間を同じにしてＡ／Ｄシーケンス
を繰り返し、積分コンデンサの初期化時間の変換データ
を補正データとし、Ａ／Ｄ変換値から前記補正データを
減算する。
いときは接地電圧のＡ／Ｄ変換を繰り返し、積分コンデ
ンサの初期化時間は誘電吸収特性による吸収電荷以外の
残留電荷を放電するのに十分な時間とし、前記積分コン
デンサの前記初期化時間を同じにしてＡ／Ｄシーケンス
を繰り返し、積分コンデンサの初期化時間の変換データ
を補正データとし、Ａ／Ｄ変換値から前記補正データを
減算する。
［作用］
次に、この発明によるＡ／Ｄ変換器の動作説明用タイム
チャートを第１図により説明する。
チャートを第１図により説明する。
第１図の縦軸は積分コンデンサ４Ｂの両端の電圧であり
、横軸は時間である。ｗ１〜ｗ７はＡ／Ｄ変換開始要求
によって開始される積分コンデンサ４Ｂの両端の電圧波
形である。
、横軸は時間である。ｗ１〜ｗ７はＡ／Ｄ変換開始要求
によって開始される積分コンデンサ４Ｂの両端の電圧波
形である。
波形Ｗ、・Ｗ２はＡ／Ｄ変換要求のないときに、接地電
位のＡ ／ Ｄ変換をした波形であり、波形Ｗ３はＡ／
Ｄ変換要求が波形Ｗ２の途中にきたとき、波形Ｗ２の変
換後さらに時間Ｔ３の後に入力信号のＡ／Ｄ変換をした
波形である。波形Ｗ、はＡ／Ｄ変換要求のないときに、
接地電位のＡ／Ｄ変換をした波形であり、波形Ｗ５はＡ
／Ｄ変換要求が波形Ｗ、の途中にきたとき、波形Ｗ、の
変換後さらに時間Ｔ、の後に入力信号のＡ／Ｄ変換をし
た波形である。波形Ｗ６はＡ／Ｄ変換要求が波形Ｗ５の
途中にきたとき、波形Ｗ、の変換後さらに時間Ｔ３の後
に入力信号のＡ／Ｄ変換をした波形である。波形Ｗ７・
Ｗ６はＡ／Ｄ変換要求のないときに、接地電位のＡ／Ｄ
変換を繰り返した波形である。
位のＡ ／ Ｄ変換をした波形であり、波形Ｗ３はＡ／
Ｄ変換要求が波形Ｗ２の途中にきたとき、波形Ｗ２の変
換後さらに時間Ｔ３の後に入力信号のＡ／Ｄ変換をした
波形である。波形Ｗ、はＡ／Ｄ変換要求のないときに、
接地電位のＡ／Ｄ変換をした波形であり、波形Ｗ５はＡ
／Ｄ変換要求が波形Ｗ、の途中にきたとき、波形Ｗ、の
変換後さらに時間Ｔ、の後に入力信号のＡ／Ｄ変換をし
た波形である。波形Ｗ６はＡ／Ｄ変換要求が波形Ｗ５の
途中にきたとき、波形Ｗ、の変換後さらに時間Ｔ３の後
に入力信号のＡ／Ｄ変換をした波形である。波形Ｗ７・
Ｗ６はＡ／Ｄ変換要求のないときに、接地電位のＡ／Ｄ
変換を繰り返した波形である。
第１図では、入力信号をＡ／Ｄ変換しないときは、入力
信号範囲の中間のレベルを入力信号としてＡ／Ｄ変換を
し、積分コンデンサ４Ｂの初期化の時間Ｔ３を常に同じ
時間となるよう制御して、Ａ／Ｄシーケンスを繰り返し
ている。このときの変換データを補正データとして、制
御回路９に記憶しておく。
信号範囲の中間のレベルを入力信号としてＡ／Ｄ変換を
し、積分コンデンサ４Ｂの初期化の時間Ｔ３を常に同じ
時間となるよう制御して、Ａ／Ｄシーケンスを繰り返し
ている。このときの変換データを補正データとして、制
御回路９に記憶しておく。
積分コンデンサ４Ｂの初期化時間Ｔ、は、誘電吸収特性
による吸取電荷以外の残留電荷を放電するに十分な時間
にする。例えば、時定数τ＝ＣＲの数倍にする。
による吸取電荷以外の残留電荷を放電するに十分な時間
にする。例えば、時定数τ＝ＣＲの数倍にする。
入力信号をＡ／Ｄ変換する場合は、Ａ／Ｄ変換要求受付
後、現在進行中のＡ／Ｄシーケンスが終了してから、時
間］゛３をよって、変換要求に対するＡ／Ｄシ・−ケン
スを開始する。
後、現在進行中のＡ／Ｄシーケンスが終了してから、時
間］゛３をよって、変換要求に対するＡ／Ｄシ・−ケン
スを開始する。
吸収電荷による変換データへの影響は各Ａ ／ Ｌ）変
換データに毎回同じ程度現れるので、補正データを変換
値から減算することにより、吸収電荷の影響を軽減した
精度の高い変換データを得ることができる。
換データに毎回同じ程度現れるので、補正データを変換
値から減算することにより、吸収電荷の影響を軽減した
精度の高い変換データを得ることができる。
［発明の効果］
この発明によれば、積分コンデンサの初期化時間を同じ
にしてＡ／Ｄシーケンスを繰り返し、積分コンデンサの
初期化時間の変換データを補正データどし、Ａ／Ｄ変換
値から補正データを減算しているので、変換周期が早く
、しかも積分コンデンサの電荷吸収特性による影響を軽
減した精度の高い積分形Ａ／Ｄ変換器を提供することが
できる。
にしてＡ／Ｄシーケンスを繰り返し、積分コンデンサの
初期化時間の変換データを補正データどし、Ａ／Ｄ変換
値から補正データを減算しているので、変換周期が早く
、しかも積分コンデンサの電荷吸収特性による影響を軽
減した精度の高い積分形Ａ／Ｄ変換器を提供することが
できる。
第１図はこの発明によるＡ／Ｄ変換器の動作説明用タイ
ムチャート、第２図は従来技術による二重積分形Ａ／Ｄ
変換器の構成図、第３図は第２図のタイムチャート、第
４図はＡ／Ｄ変換を繰り返す場合の第２図のタイムチャ
ートである。 １・・・・・・入力端子、２Ａ〜２ Ｉ”・・・・・・
スイッチ、３Ａ・３Ｂ・・・・・・基準Ｗ１．源、４Ａ
・・・・・・積分器、４Ｂ・・・・・・積分コンデンサ
、５・・・・・・比較器、６・・・・・・クロック発生
器、７・・・・・・ゲート、８・・・・・・カウンタ、
９・・・・・・制御回路。 代理人 弁理士 小 俣 欽 司 Ａ／Ｄ変換開始要求 纂 図
ムチャート、第２図は従来技術による二重積分形Ａ／Ｄ
変換器の構成図、第３図は第２図のタイムチャート、第
４図はＡ／Ｄ変換を繰り返す場合の第２図のタイムチャ
ートである。 １・・・・・・入力端子、２Ａ〜２ Ｉ”・・・・・・
スイッチ、３Ａ・３Ｂ・・・・・・基準Ｗ１．源、４Ａ
・・・・・・積分器、４Ｂ・・・・・・積分コンデンサ
、５・・・・・・比較器、６・・・・・・クロック発生
器、７・・・・・・ゲート、８・・・・・・カウンタ、
９・・・・・・制御回路。 代理人 弁理士 小 俣 欽 司 Ａ／Ｄ変換開始要求 纂 図
Claims (1)
- １、変換要求のないときは接地電圧のＡ／Ｄ変換を繰り
返し、積分コンデンサの初期化時間は誘電吸収特性によ
る吸収電荷以外の残留電荷を放電するのに十分な時間と
し、積分コンデンサの初期化時間を同じにしてＡ／Ｄシ
ーケンスを繰り返し、積分コンデンサの初期化時間の変
換データを補正データとし、Ａ／Ｄ変換値から前記補正
データを減算することを特徴とする二重積分形Ａ／Ｄ変
換器の制御方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2171159A JP3046327B2 (ja) | 1990-06-28 | 1990-06-28 | 二重積分形ａ／ｄ変換器の制御方法 |
| US07/722,904 US5144307A (en) | 1990-06-28 | 1991-06-28 | Method of controlling double integral A-D converter |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2171159A JP3046327B2 (ja) | 1990-06-28 | 1990-06-28 | 二重積分形ａ／ｄ変換器の制御方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0458616A true JPH0458616A (ja) | 1992-02-25 |
| JP3046327B2 JP3046327B2 (ja) | 2000-05-29 |
Family
ID=15918085
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2171159A Expired - Fee Related JP3046327B2 (ja) | 1990-06-28 | 1990-06-28 | 二重積分形ａ／ｄ変換器の制御方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5144307A (ja) |
| JP (1) | JP3046327B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2019152528A (ja) * | 2018-03-02 | 2019-09-12 | 富士電機株式会社 | 電流測定装置及び放射線検出装置 |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5519328A (en) * | 1994-10-28 | 1996-05-21 | Keithley Instruments, Inc. | Compensation for dielectric absorption effect |
| RU2550591C1 (ru) * | 2013-11-27 | 2015-05-10 | Федеральное государственное бюджетное образовательное учреждение высшего профессионального образования "Пензенский государственный технологический университет" | Способ интегрирующего аналого-цифрового преобразования напряжения |
| JP6293516B2 (ja) * | 2014-02-28 | 2018-03-14 | ローム株式会社 | ２重積分型ａ／ｄ変換器 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4404545A (en) * | 1979-02-13 | 1983-09-13 | Sharp Kabushiki Kaisha | Analog-to-digital converter of the dual slope type |
| JPS5880927A (ja) * | 1981-11-09 | 1983-05-16 | Advantest Corp | 多重スロ−プ積分形ａｄ変換器 |
| JPS61193521A (ja) * | 1985-02-22 | 1986-08-28 | Nec Corp | Ａｄ変換回路 |
| NZ215959A (en) * | 1985-04-29 | 1990-01-29 | Ishida Scale Mfg Co Ltd | Double integral a/d converter with auto-zero offset correction |
| US4707680A (en) * | 1986-03-04 | 1987-11-17 | John Fluke Mfg. Co., Inc. | Sample isolation in integrating analog-to-digital converters |
| JPS62264728A (ja) * | 1986-05-12 | 1987-11-17 | Minolta Camera Co Ltd | Ａ／ｄ変換装置 |
| US4999632A (en) * | 1989-12-15 | 1991-03-12 | Boehringer Mannheim Corporation | Analog to digital conversion with noise reduction |
-
1990
- 1990-06-28 JP JP2171159A patent/JP3046327B2/ja not_active Expired - Fee Related
-
1991
- 1991-06-28 US US07/722,904 patent/US5144307A/en not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2019152528A (ja) * | 2018-03-02 | 2019-09-12 | 富士電機株式会社 | 電流測定装置及び放射線検出装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| US5144307A (en) | 1992-09-01 |
| JP3046327B2 (ja) | 2000-05-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR920022614A (ko) | 아날로그 신호를 자동 환산하는 대수적 아날로그 디지탈 변환기를 갖는 배터리 충전 시스템 | |
| KR970705873A (ko) | 아날로그-디지탈 변환기 보정 시스템(system for calibrating analog-to digital converter) | |
| JPH0458616A (ja) | 二重積分形ａ／ｄ変換器の制御方法 | |
| US5059982A (en) | Back-sampling analog to digital converter | |
| JPS5892114A (ja) | チャ−ジ・アンプ | |
| DE69315746D1 (de) | Sägezahnoszillator | |
| JP4071444B2 (ja) | アナログ回路式定電力供給装置 | |
| RU49281U1 (ru) | Устройство для измерения токов утечки силовых полупроводниковых приборов | |
| JPH10155236A (ja) | コンデンサの充電装置 | |
| JP2526859B2 (ja) | 充放電装置 | |
| JPH02236485A (ja) | 放射線検出器用波高検出回路 | |
| JPH0427223Y2 (ja) | ||
| CN120160718A (zh) | 一种激光脉冲的检测电路及激光能量检测方法、系统 | |
| JPS6012354Y2 (ja) | ２重積分形アナログ−デイジタル変換器 | |
| JPS5694835A (en) | A/d converter | |
| SU1115223A1 (ru) | Преобразователь двоичного кода во временной интервал | |
| RU1781729C (ru) | Устройство дл управлени генератором высокой частоты дл масс-спектрометра | |
| JPS54138362A (en) | Analog-digital conversion unit | |
| SU953706A1 (ru) | Генератор пилообразного напр жени | |
| JPH0424659Y2 (ja) | ||
| JPS5448147A (en) | Delay pulse generator circuit | |
| JPH0582775B2 (ja) | ||
| JPS54157030A (en) | Driving method of solid image pickup unit | |
| JPS54130867A (en) | Analog-to-digital converter | |
| JPH02278920A (ja) | アナログディジタル変換回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |