JPH0460254B2 - - Google Patents

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明は情報処理装置におけるデバツグ機能の
改良に関し、特にクロツクを低速化したときのデ
ータ転送速度の変更制御方式に関する。

（従来の技術） 従来、この種の情報処理装置はマシンサイクル
の異なる複数の演算装置と、この演算装置により
共用される１台以上の記憶装置とから構成されて
きた。

例えば、第１の演算装置と第２の演算装置との
間でマシンクロツクに差がある場合には、第１の
演算装置と第２の演算装置との間でデータ転送速
度を最適化するように制御する必要がある。通
常、このような場合にはデータ処理サイクルやデ
ータ転送速度を制御するための制御回路を設けて
性能が最適になるように制御しなければならな
い。

（発明が解決しようとする問題点） 従来、斯かる装置で診断を実行する時、または
デバツグを実行する時に被診断装置のクロツクを
変更して診断を実施するならば、被診断装置以外
の装置のマシンクロツクも同期して変更しなけれ
ばならないため、オンライン環境下で上記被診断
装置のクロツクのみを変更して診断することは不
可能であるという欠点があつた。

本発明の目的は、複数の演算装置のうちで或る
装置のマシンクロツクを低速に切換えた時に残り
の装置のクロツクを変更しなくても内部で正常動
作が保証されるように装置のデータ処理サイクル
とデータ転送速度とを変更することにより上記欠
点を除去し、上記当該する装置のクロツクのみを
低速にしたまま内部で正常な動作ができるように
構成した情報処理装置を提供することにある。

（問題点を解決するための手段） 本発明による情報処理装置は、クロツク供給回
路と、クロツク選択指示回路と、クロツク選択回
路と、データ処理サイクル制御回路とを具備し、
複数の演算装置を含んで構成したものである。

クロツク供給回路は、複数の演算装置に対する
本来のマシンクロツク、ならびに第１のマシンク
ロツク以外のマシンクロツクを供給するたものも
のである。

クロツク選択指示回路は通常モード時は、前記
第１のマシンクロツクを選択するよう制御し診断
モード時は、前記第１のマシンクロツク以外のク
ロツクを選択して制御するようにした、前記第１
のマシンクロツクを含み前記マシンクロツクのう
ちの一つを前記の演算装置ごとに切換える指示を
与えるためのものである。

クロツク選択回路は、クロツク選択指示回路の
指示に従つてマシンクロツクの一つを選択するた
めのものである。

データ処理サイクル制御回路は、クロツク選択
指示回路の指示により特定を演算装置に対してマ
シンクロツクの一つを選択するように指示が送出
された時には、他の残りの演算装置から特定の演
算装置に対するデータ処理要求を第１のマシンク
ロツクと選択されたマシンクロツクとを速度比に
応じて処理を実行するためのものである。

（実施例） 次に、本発明について図面を参照して詳細に説
明する。第１図は、本発明による情報処理装置の
一実施例を示すブロツク図である。第１図におい
て、１０１は記憶装置、１０２は第１の演算装
置、１０３は第２の演算装置、１０４はクロツク
供給回路、１０５はデータ処理サイクル制御回
路、１０６はクロツク選択指示回路、１０７はク
ロツク選択回路である。

なお、第２の演算装置１０３は、記憶装置１０
１に格納された命令を順次取り出して実行する情
報処理装置であり、第１の演算装置１０２は、主
に入出力機器との間のデータ転送を制御する目的
に用いられ、記憶装置１０１から、あるいは記憶
装置１０１へのデータ転送を制御する。

第１図において本発明による情報処理装置は記
憶装置１０１と、第１の演算装置１０２と、第２
の演算装置１０３と、クロツク供給回路１０４
と、データ処理サイクル制御回路１０５と、クロ
ツク選択指示回路１０６と、クロツク選択回路１
０７とから成る。第１図において装置本来のマシ
ンクロツクである第１のマシンクロツクは信号線
１２０上に送出されている。信号線１２０上の第
１のマシンクロツクよりも低速の第２のマシンク
ロツクが信号線１２１上に送出されている。通常
動作時に第１および第２の演算装置１０２，１０
３に供給される第１のマシンクロツクは、例えば
それぞれ30nsと15nsであり、また診断動作時に第
１および第２の演算装置１０２と１０３に供給さ
れる第２のマシンクロツクは、例えばそれぞれ
30nsと60nsとする。すなわち通常動作時と診断動
作時とでは、第１と第２の各演算装置に与えられ
るクロツクの大小関係が逆になるようにしてあ
る。第１のマシンクロツク信号線１２０か、ある
いは第２のマシンクロツク信号線１２１を切換え
るようにクロツク選択指示回路１０６から指示を
与える。クロツク選択指示回路１０６の指示によ
り、クロツク選択回路１０７では第１のマシンク
ロツク信号線１２０か、あるいは第２のマシンク
ロツク信号線１２１かを切換える。クロツク選択
指示回路１０６の指示により第２の演算装置１０
３が第２のマシンクロツクを選択するように指示
された時には、上記装置のデータ処理サイクルが
第２のマシンクロツクに応じたデータ処理サイク
ルになるように、データ処理サイクル制御回路１
０５によつて制御する。クロツク選択回路１０７
から出力されるクロツクは、クロツク信号線１２
２を介して第２の演算装置１０３に供給される。
クロツク選択指示回路１０６の指示は、クロツク
選択指示信号線１２３を介してクロツク選択回路
１０７とデータ処理サイクル制御回路１０５とに
通知される。第２の演算装置１０３と第１の演算
装置１０２と、記憶装置１０１との間のデータ処
理ではインターフエース信号線１２４が使用され
る。選択指示回路１０６へのクロツクの供給は、
クロツク供給回路１０４から信号線１２８を介し
て行われる。データ処理サイクル制御回路１０５
へのクロツク供給は、クロツク選択回路１０７か
ら信号線１２５を介して行われる。また、第１の
演算装置１０２および記憶装置１０１へのクロツ
クの供給は、クロツク選択回路１０７からそれぞ
れ信号線１２７，１２６を介して行われる。そし
てクロツク選択回路１０７での第１と第２のマシ
ンクロツクの切換えはクロツク選択指示回路１０
６の指示を受け第１の演算装置、第２の演算装置
ごとにそれぞれのクロツクが切換えられる。

通常の動作時には、クロツク選択指示回路１０
６は第２の演算装置１０３の本来のマシンクロツ
クである第１のマシンクロツク（15ns）で動作す
るようにクロツク選択指示信号線１２３を介して
クロツク選択回路１０７とデータ処理サイクル制
御回路１０５とに指示を与えている。

また、クロツク選択指示回路１０６は演算装置
１０２の本来のマシンクロツクである30nsのクロ
ツクが与えられ、クロツク選択回路１０７はクロ
ツク供給回路１０４から信号線１２０上に送出さ
れている第１のクロツクを選択し、クロツク信号
線１２２を介して第２の演算装置１０３に第１の
マシンクロツク（15ns）を供給している。また、
データ処理サイクル制御回路１０５はインターフ
エース信号線１２４を介して制御信号を送出し、
第１のマシンクロツクに応じたデータ処理サイク
ルでデータを処理するように制御している。

診断動作時においては、被診断装置である第２
の演算装置１０３のクロツクのみを低速にして、
他の記憶装置１０１および第１の演算装置１０２
を、本来のマシンクロツク（15ns）で動作させた
い時には、以下のようにして制御する。クロツク
選択指示回路１０６は第２の演算装置１０３に対
して本来のマシンクロツクよりも低速の第２のマ
シンクロツクで（60ns）で動作するようクロツク
選択指示信号線１２３を介して、クロツク選択回
路１０７とデータ処理サイクル制御回路１０５と
に指示を与える。この結果、クロツク選択回路１
０７はクロツク供給回路１０４から信号線１２１
への第２のマシンクロツクを選択し、クロツク信
号線１２２を介して第２の演算装置１０３に第２
のマシンクロツク（60ns）を供給する。また、デ
ータ処理サイクル制御回路１０５はインターフエ
ース信号線１２４上に制御信号を送出し、第２の
マシンクロツクに応じたデータ処理サイクル、す
なわち第１のマシンクロツクの４倍の処理サイク
ル速度でデータを処理するように制御する。

第２図は、第１図に示す情報処理装置のデータ
処理サイクル処理回路１０５を詳細に示すブロツ
ク図である。第２図において、第１図と同じ要素
には同じ番号が付けてあり、２１０，２１１はそ
れぞれ第１および第２のデータ処理サイクル制御
用フリツプフロツプ、２１５，２１４はそれぞれ
第１および第２のカウンタ、２１８は比較器、２
１９〜２２４はそれぞれ論理ゲートである。

第２図において、第１のカウンタ（COUNT0）
２１５は第１の演算装置１０２から信号線２１６
上に送出されたデータリクエスト信号により１づ
つ増分され、５ビツトのデータと１ビツトのパリ
テイから成るデータをカウントするものである。
第２のカウンタ（COUNT1）２１４は、第２の
演算装置１０３に対して“０”から“１”、また
は“１”から“０”に信号線２１７上の状態を変
化させることにより、データの要求を表わすリク
エスト信号を信号線２１７上に生成するためのリ
クエスト生成用のカウンタであり、１づつ増分さ
れるものである。このカウンタにおいても５ビツ
トのデータと１ビツトのパリテイとから成るデー
タをカウントする。信号線２２９上の更新制御信
号により第２のカウンタ２１４の更新制御が行わ
れる。比較器２１８は、第１のカウンタ２１５の
内容と第２のカウンタ２１４の内容とを比較す
る。両内容を比較器２１８によつて比較した際に
上記両者が一致しなかつたならば、信号線２３０
上に不一致信号が出力される。クロツク選択指示
回路１０６の出力で第２のマシンクロツクを選択
した時には、信号線２２８上のクロツク選択指示
信号（CLOCK SLOW）が“１”になる。信号
線１２０上の第１のマシンクロツク、あるいは信
号線１２１上の第２のマシンクロツクによりクロ
ツク選択回路１０７が駆動され、信号線１２２上
のクロツクにより第２の演算装置１０３にクロツ
クが供給される。論理ゲート２１９〜２２４のう
ち、２２１，２２２，２２４はそれぞれ論理和
（OR）ゲート、２２０は論理積（AND）ゲート、
２１９，２２３はそれぞれ一方の信号を反転させ
て入力し、他方の入力信号との間の論理積
（NAND／AND）を出力するゲートである。

通常の動作時にクロツク選択指示回路１０６
は、信号線１２３上のLOCK SLOW信号の状態
を０にする。この結果、クロツク選択回路１０７
に対してクロツク供給回路１０４から信号線１２
０上に出力される第１のマシンクロツク（15ns）
が選択され、第２の演算装置１０３にはクロツク
信号線１２２を介して15nsのクロツクが供給され
る。

このとき、第１のデータ処理サイクル制御用フ
リツプフロツプ２１０、および第２のデータ処理
サイクル制御用フリツプフロツプ２１１は、初期
状態のまま“０”にセツトされている。信号線１
２３上のCLOCK SLOW信号、第１のデータ処
理サイクル制御用フリツプフロツプ２１０の出力
信号線２３２、ならびに第２のデータ処理サイク
ル制御用フリツプフロツプ２１１の出力信号線２
３３の状態がいずれも“０”であるため、制御信
号線２３１上の状態は常時“０”である。第１の
演算装置１０２から信号線２１６上へのリクエス
ト信号が“１”になると、第２のカウンタ２１４
の更新信号が信号線２２９上で“１”になるの
で、第１のカウンタ２１５の内容と第２のカウン
タ２１４の内容とは常時、同一のタイミングで更
新される。また、第１のカウンタ２１５の内容と
第２のカウンタ２１４の内容とは常時、同一のタ
イミングで更新されるので、比較器２１８の出力
は信号線２３０上で常に“０”である。すなわ
ち、第１の演算装置１０２から信号線２１６上へ
のリクエストが存在すると、その都度、第１のカ
ウンタ２１４の内容が更新されるので、その都
度、信号線２１７を介して第２の演算装置１０３
に対してリクエスト信号（REQ）を出力するこ
とができる。第２の演算装置１０３では、信号線
２１７上のリクエスト信号（REQ）が“１”か
ら“０”、または“０”から“１”に変化するの
を認識することにより第１の演算装置１０２から
のリクエストを受付ける。すなわち、本実施例に
おける通常動作時のデータ処理サイクルは1Tで
ある。第３図は、第１および第２図に示す情報処
理装置の通常動作時のタイムチヤートである。

次に、診断動作時の動作を説明する。

診断動作時にクロツク選択指示回路１０６は、
信号線１２３上のCLOCK SLOW信号の状態を
“１”にする。この結果、クロツク選択回路１０
７に対してクロツク供給回路１０４から信号線１
２１に出力される第２のマシンクロツク（60ns）
が選択され、第２の演算装置１０３には信号線１
２２を介して60nsのクロツクが供給される。この
とき第１のデータ処理サイクル制御用フリツプフ
ロツプ２１０および第２のデータ処理サイクル制
御用フリツプフロツプ２１１の状態は初期状態の
ままで“０”である。

第４図は、第１の演算装置１０２からのリクエ
ストが２回とも1Tの遅れで、連続してデータ処
理サイクル制御回路１０５に送出された場合のタ
イムチヤートである。すなわち、信号線２１６上
で１回目のREQ信号の状態が“１”になつたと
きには、第２のカウンタ２１５の内容と第２のカ
ウンタ２１４の内容とは同じタイミングで“０”
から“１”に更新され、第２のカウンタ２１５の
ビツト４の出力が“０”から“１”に変化するこ
とにより第２の演算装置１０３では１回目のリク
エストを認識する。第２の演算装置１０３には
60nsのクロツクが信号線２２７を介して供給され
ており、通常動作時の15nsに比べて４倍だけ処理
に時間がかかる。したがつて、通常動作では1T
ごとに連続して処理できる第１の演算装置１０２
からのリクエストも、4Tごとに通知する必要が
ある。しかしながら、第１の演算装置１０２は通
常動作と同一のクロツクを供給しており、第１の
演算装置１０２からのリクエストは1Tごとに連
続してデータ処理サイクル制御回路１０５に通知
される。したがつて、データ処理サイクル制御回
路１０５では、信号線１２３上のCLOCK
SLOW信号が“１”の時には第１の演算装置１
０２からのリクエストの処理サイクルを1Tから
4Tにするように制御する必要がある。すなわち、
信号線２１６上で１回目のREQ信号が受付けら
れると、その後の4T時間の間は第１のデータ処
理サイクル制御用フリツプフロツプ２１０と第２
のデータ処理サイクル制御用フリツプフロツプ２
１１との働きにより、第２のカウンタ２１５の更
新が抑止される。その間、第１の演算装置１０２
からリクエスト（REQ1）が送出されると、第１
のカウンタ２１５の内容が更新されて“１”から
“２”になる。第２のカウンタ２１４の内容の更
新は抑止されるので、信号線２１７を介して第２
の演算装置１０３にはREQ信号は送出されない。
4T時間の後に第２のカウンタ２１４の内容の更
新抑止が解除される。第１のカウンタ２１５の内
容と第２のカウンタ２１４の内容とを比較器２１
８で比較すれば、出力が不一致を表わすので第１
の演算装置１０２からREQ信号が送出されてい
ても、第２演算装置１０３からは送出されないこ
とになり、信号線２２９上の制御信号が“１”に
なつて第２のカウンタ２１４の内容が“１”から
“２”に１だけ更新される。このとき、第２のカ
ウンタ２１４のビツト４の出力は“１”から
“０”に更新され、第２の演算装置１０３では２
回目のリクエストを認識する。このようにして、
診断動作時にデータ処理サイクル制御回路１０５
の機能により、第１の演算装置１０２から被診断
装置である第２の演算装置１０３へのリクエスト
の処理サイクルが1Tから4Tに変更されるように
制御できる。

（発明の効果） 本発明は以上説明したように、被診断装置のマ
シンクロツクを切換えた時であつても、残りの装
置のクロツクを変更しないで情報処理装置の内部
で正常な動作が保証されるように被診断装置のデ
ータ処理サイクルを変更することにより、オンラ
イン中であつても被診断装置のマシンクロツクを
変更して診断することが可能であるため、診断の
自由度が増加するという効果がある。

【図面の簡単な説明】

第１図は、本発明による情報処理装置の一実施
例を示すブロツク図である。第２図は、第１図に
示すデータ処理サイクル制御回路を示すブロツク
図である。第３図は、第１図および第２図に示す
情報処理装置が通常のマシンクロツクで動作する
ときのデータ処理サイクル制御回路のタイムチヤ
ートである。第４図は、第１図および第２図に示
す情報処理装置が診断用のマシンクロツクで動作
するときのデータ処理サイクル制御回路のタイム
チヤートである。 １０１……記憶装置、１０２，１０３……演算
装置、１０４……クロツク供給回路、１０５……
データ処理サイクル制御回路、１０６……クロツ
ク選択指示回路、１０７……クロツク選択回路、
２１０，２１１……フリツプフロツプ、２１４，
２１５……カウンタ、２１８……比較器、２１９
〜２３４……論理ゲート、１２０〜１２８，２１
６，２１７，２２９〜２３５，２３７，２３８…
…信号線。

Claims (1)

【特許請求の範囲】
1. １ 複数の演算装置に対する本来のマシンクロツ
   クである第１のマシンクロツク、ならびに前記第
   １のマシンクロツク以外のマシンクロツクを供給
   するためのクロツク供給回路と、通常モード時
   は、前記第１のマシンクロツクを選択するよう制
   御し診断モード時は、前記第１のマシンクロツク
   以外のクロツクを選択して制御するようにした、
   前記第１のマシンクロツクを含み前記マシンクロ
   ツクのうちの一つを前記の演算装置ごとに切換え
   る指示を与えるためのクロツク選択指示回路と、
   前記クロツク選択指示回路の指示に従つて前記マ
   シンクロツクの一つを選択するためのクロツク選
   択回路と、前記クロツク選択指示回路の指示によ
   り特定の演算装置に対して前記マシンクロツクの
   一つを選択するように指示が送出された時には、
   前記第１のマシンクロツクと選択されたマシンク
   ロツクとの速度比に応じて処理を実行するよう、
   他の残りの演算装置から前記特定の演算装置への
   データ処理要求を行わせるためのデータ処理サイ
   クル制御回路とを具備し、複数の演算装置を含ん
   で構成したことを特徴とする情報処理装置。