JPH046091B2 - - Google Patents
Info
- Publication number
- JPH046091B2 JPH046091B2 JP61062455A JP6245586A JPH046091B2 JP H046091 B2 JPH046091 B2 JP H046091B2 JP 61062455 A JP61062455 A JP 61062455A JP 6245586 A JP6245586 A JP 6245586A JP H046091 B2 JPH046091 B2 JP H046091B2
- Authority
- JP
- Japan
- Prior art keywords
- collector
- region
- regions
- type
- capture
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 239000000758 substrate Substances 0.000 description 9
- 239000000969 carrier Substances 0.000 description 7
- 238000002955 isolation Methods 0.000 description 4
- 239000004065 semiconductor Substances 0.000 description 4
- 230000003321 amplification Effects 0.000 description 3
- 238000003199 nucleic acid amplification method Methods 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000000149 penetrating effect Effects 0.000 description 2
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D10/00—Bipolar junction transistors [BJT]
Landscapes
- Bipolar Transistors (AREA)
Description
【発明の詳細な説明】
(イ) 産業上の利用分野
本発明は集積回路ICに組み込まれるマルチコ
レクタ型のラテラルPNPトランジスタの改良に
関する。
レクタ型のラテラルPNPトランジスタの改良に
関する。
(ロ) 従来の技術
従来、半導体集積回路ICに組込まれるラテラ
ルPNPトランジスタとしては、例えば特開昭59
−215770号公報に記載されているものがある。第
３図及び第４図は斯るトランジスタを示し、Ｐ型
半導体基板１上に形成したＮ型エピタキシヤル層
２と、基板１表面に設けたN+型の埋込層３と、
この埋込層３を囲むようにエピタキシヤル層２を
貫通したP+型の分離領域４と、分離領域４によ
り島状に分離されたベース領域となる島領域５
と、島領域５表面に形成したＰ型エミツタ領域６
と、エミツタ領域６を取り囲むように形成したＰ
型の第１、第２のコレクタ領域７ａ，７ｂと、
N+型のベースコンタクト領域８とで構成され、
夫々の領域上にはベース電極Ｂ、エミツタ電極
Ｅ、第１、第２のコレクタ電極C1，C2が配設さ
れている。
ルPNPトランジスタとしては、例えば特開昭59
−215770号公報に記載されているものがある。第
３図及び第４図は斯るトランジスタを示し、Ｐ型
半導体基板１上に形成したＮ型エピタキシヤル層
２と、基板１表面に設けたN+型の埋込層３と、
この埋込層３を囲むようにエピタキシヤル層２を
貫通したP+型の分離領域４と、分離領域４によ
り島状に分離されたベース領域となる島領域５
と、島領域５表面に形成したＰ型エミツタ領域６
と、エミツタ領域６を取り囲むように形成したＰ
型の第１、第２のコレクタ領域７ａ，７ｂと、
N+型のベースコンタクト領域８とで構成され、
夫々の領域上にはベース電極Ｂ、エミツタ電極
Ｅ、第１、第２のコレクタ電極C1，C2が配設さ
れている。
(ハ) 発明が解決しようとする問題点
しかしながら、従来の構造では第１、第２のコ
レクタ領域７ａ，７ｂはエミツタ領域６に対して
一重でしかない。従つて第１、第２のコレクタ領
域７ａ，７ｂのうち、例えば第１のコレクタ領域
７ａがONで第２のコレクタ領域７ｂがOFFの状
態にある場合、エミツタ領域６から第２のコレク
タ領域７ｂ側へ注入されたキヤリア（ホール）は
コレクタ電流とならず、無効電流として基板１へ
流出してしまう。そのため消費電力が大きい、電
流増幅率を高くできない欠点があつた。
レクタ領域７ａ，７ｂはエミツタ領域６に対して
一重でしかない。従つて第１、第２のコレクタ領
域７ａ，７ｂのうち、例えば第１のコレクタ領域
７ａがONで第２のコレクタ領域７ｂがOFFの状
態にある場合、エミツタ領域６から第２のコレク
タ領域７ｂ側へ注入されたキヤリア（ホール）は
コレクタ電流とならず、無効電流として基板１へ
流出してしまう。そのため消費電力が大きい、電
流増幅率を高くできない欠点があつた。
(ニ) 問題点を解決するための手段
本発明は斯上した欠点に鑑みてなされ、複数個
のコレクタ領域１７ａ，１７ｂの外側にこれと対
応した複数個の捕獲領域１９ａ，１９ｂを設け、
且つエミツタ領域１６に対して一方向にあるコレ
クタ領域１７ａ，１７ｂとこれとは反対の方向に
ある捕獲領域１９ａ，１９ｂとを夫々電気的に接
続したことを特徴とする。
のコレクタ領域１７ａ，１７ｂの外側にこれと対
応した複数個の捕獲領域１９ａ，１９ｂを設け、
且つエミツタ領域１６に対して一方向にあるコレ
クタ領域１７ａ，１７ｂとこれとは反対の方向に
ある捕獲領域１９ａ，１９ｂとを夫々電気的に接
続したことを特徴とする。
(ホ) 作用
本発明によれば、OFFの状態にあるコレクタ
領域１７ａ，１７ｂ側へ注入されたキヤリア（ホ
ール）は、ONの状態にあるコレクタ領域１７
ａ，１７ｂと電気的に接続された捕獲領域１９
ａ，１９ｂで回収できるので、基板１１への無効
電流となつていた電流を有効にコレクタ電流とし
て利用できる。
領域１７ａ，１７ｂ側へ注入されたキヤリア（ホ
ール）は、ONの状態にあるコレクタ領域１７
ａ，１７ｂと電気的に接続された捕獲領域１９
ａ，１９ｂで回収できるので、基板１１への無効
電流となつていた電流を有効にコレクタ電流とし
て利用できる。
(ヘ) 実施例
以下、本発明の一実施例を第１図および第２図
を用いて詳細に説明する。
を用いて詳細に説明する。
本発明によるマルチコレクタ型のラテラル
PNPトランジスタは、Ｐ型半導体基板１１上に
形成したＮ型エピタキシヤル層１２と、基板１１
表面に設けたN+型の埋込層１３と、この埋込層
１３を囲むようにエピタキシヤル層１２を貫通し
たP+型の分離領域１４と、分離領域１４により
島状に分離されたベース領域となる島領域１５
と、島領域１５表面に形成したＰ型エミツタ領域
１６と、エミツタ領域１６を取り囲むように形成
したＰ型の第１、第２のコレクタ領域１７ａ，１
７ｂと、N+型のベースコンタクト領域１８と、
第１、第２のコレクタ領域１７ａ，１７ｂの外側
に形成した第１、第２のコレクタ領域１７ａ，１
７ｂと対応するＰ型の第１、第２の捕獲領域１９
ａ，１９ｂとで構成され、ベースコンタクト領域
１８上とエミツタ領域１６上には夫々ベース電極
Ｂとエミツタ電極Ｅが配設される。
PNPトランジスタは、Ｐ型半導体基板１１上に
形成したＮ型エピタキシヤル層１２と、基板１１
表面に設けたN+型の埋込層１３と、この埋込層
１３を囲むようにエピタキシヤル層１２を貫通し
たP+型の分離領域１４と、分離領域１４により
島状に分離されたベース領域となる島領域１５
と、島領域１５表面に形成したＰ型エミツタ領域
１６と、エミツタ領域１６を取り囲むように形成
したＰ型の第１、第２のコレクタ領域１７ａ，１
７ｂと、N+型のベースコンタクト領域１８と、
第１、第２のコレクタ領域１７ａ，１７ｂの外側
に形成した第１、第２のコレクタ領域１７ａ，１
７ｂと対応するＰ型の第１、第２の捕獲領域１９
ａ，１９ｂとで構成され、ベースコンタクト領域
１８上とエミツタ領域１６上には夫々ベース電極
Ｂとエミツタ電極Ｅが配設される。
そして第１のコレクタ領域１７ａとこれに対応
する第２の捕獲領域１９ｂとを、第２のコレクタ
領域１７ｂとこれに対応する第１の捕獲領域１９
ａとを夫々第１コレクタ電極C1と第２コレクタ
電極C2とで電気的に接続している。
する第２の捕獲領域１９ｂとを、第２のコレクタ
領域１７ｂとこれに対応する第１の捕獲領域１９
ａとを夫々第１コレクタ電極C1と第２コレクタ
電極C2とで電気的に接続している。
本発明の最も特徴とする点は、エミツタ領域１
６に対して一方向にあるコレクタ領域１７ａ，１
７ｂとそれとは反対の方向にある捕獲領域１９
ａ，１９ｂとを夫々電気的に接続した点にある。
６に対して一方向にあるコレクタ領域１７ａ，１
７ｂとそれとは反対の方向にある捕獲領域１９
ａ，１９ｂとを夫々電気的に接続した点にある。
このように構成すると、例えば第１のコレクタ
領域１７ａがON、第２のコレクタ領域１７ｂが
OFFの状態にある時、エミツタ領域１６から第
２のコレクタ領域１７ｂ側に注入されたキヤリア
（ホール）は第２の捕獲領域１９ｂによつて回収
され、第１のコレクタ領域１７ａで回収したキヤ
リア（ホール）と共にコレクタ電流として活用さ
れる。これは第１、第２のコレクタ領域１７ａ，
１７ｂの状態が逆でも同様である。
領域１７ａがON、第２のコレクタ領域１７ｂが
OFFの状態にある時、エミツタ領域１６から第
２のコレクタ領域１７ｂ側に注入されたキヤリア
（ホール）は第２の捕獲領域１９ｂによつて回収
され、第１のコレクタ領域１７ａで回収したキヤ
リア（ホール）と共にコレクタ電流として活用さ
れる。これは第１、第２のコレクタ領域１７ａ，
１７ｂの状態が逆でも同様である。
よつて本発明によれば、OFF状態にあるコレ
クタ領域１７ａ，１７ｂ側へ注入されたキヤリア
（ホール）を捕獲領域１９ａ，１９ｂによつて回
収し、ON状態にあるコレクタ領域１７ａ，１７
ｂのコレクタ領域電流として有効に活用できるの
で、基板１１への無効電流が激減することによつ
て消費電力が減少し、電流増幅率が増大する。
クタ領域１７ａ，１７ｂ側へ注入されたキヤリア
（ホール）を捕獲領域１９ａ，１９ｂによつて回
収し、ON状態にあるコレクタ領域１７ａ，１７
ｂのコレクタ領域電流として有効に活用できるの
で、基板１１への無効電流が激減することによつ
て消費電力が減少し、電流増幅率が増大する。
尚捕獲領域１９ａ，１９ｂの形成はエミツタ領
域１６及びコレクタ領域１７ａ，１７ｂの形成と
同時に行えるので、何ら付加的工程を必要としな
い。
域１６及びコレクタ領域１７ａ，１７ｂの形成と
同時に行えるので、何ら付加的工程を必要としな
い。
また、本実施例では第１、第２のコレクタ領域
１７ａ，１７ｂの面積比を１：１として電流比
１：１を実現しているが、面積比を変えることに
よつて他の電流比を実現した装置にも適用でき
る。その際第１、第２の捕獲領域１９ａ，１９ｂ
の面積比を必ずしも電流比の値にする必要はな
い。さらに本発明はコレクタ領域を更に細分割、
例えば３分割、４分割したものにでも適用でき
る。
１７ａ，１７ｂの面積比を１：１として電流比
１：１を実現しているが、面積比を変えることに
よつて他の電流比を実現した装置にも適用でき
る。その際第１、第２の捕獲領域１９ａ，１９ｂ
の面積比を必ずしも電流比の値にする必要はな
い。さらに本発明はコレクタ領域を更に細分割、
例えば３分割、４分割したものにでも適用でき
る。
(ト) 発明の効果
以上説明した如く本発明によれば、OFF状態
にあるコレクタ領域１７ａ，１７ｂ側へ注入され
たキヤリア（ホール）をON状態にあるコレクタ
領域１７ａ，１７ｂのコレクタ電流として有効に
活用できるので、基板１１への無効電流が激減す
ることによつて消費電力が減少し、電流増幅率が
増すという利点を有する。
にあるコレクタ領域１７ａ，１７ｂ側へ注入され
たキヤリア（ホール）をON状態にあるコレクタ
領域１７ａ，１７ｂのコレクタ電流として有効に
活用できるので、基板１１への無効電流が激減す
ることによつて消費電力が減少し、電流増幅率が
増すという利点を有する。
さらに本発明には何ら付加的工程を必要としな
い利点をも有する。
い利点をも有する。
第１図及び第２図は本発明を説明するための平
面図及び−線断面図、第３図及び第４図は従
来のマルチコレクタ型ラテラルPNPトランジス
タを示す平面図及び−線断面図である。 １１は半導体基板、１５は島領域、１６はエミ
ツタ領域、１７ａ，１７ｂは第１、第２のコレク
タ領域、１９ａ，１９ｂは第１、第２の捕獲領域
である。
面図及び−線断面図、第３図及び第４図は従
来のマルチコレクタ型ラテラルPNPトランジス
タを示す平面図及び−線断面図である。 １１は半導体基板、１５は島領域、１６はエミ
ツタ領域、１７ａ，１７ｂは第１、第２のコレク
タ領域、１９ａ，１９ｂは第１、第２の捕獲領域
である。
Claims (1)
- １ ベース領域表面に設けたエミツタ領域と該エ
ミツタ領域を囲む複数個のコレクタ領域を具備す
るマルチコレクタ型ラテラルトランジスタにおい
て、前記コレクタ領域の外側に前記コレクタ領域
に対応する複数個の捕獲領域を設け、前記エミツ
タ領域に対して一方向にある前記コレクタ領域と
それとは反対の方向にある前記捕獲領域とを夫々
電気的に接続したことを特徴とするマルチコレク
タ型ラテラルトランジスタ。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61062455A JPS62219569A (ja) | 1986-03-19 | 1986-03-19 | マルチコレクタ型ラテラルトランジスタ |
| KR1019870002153A KR900003837B1 (ko) | 1986-03-19 | 1987-03-11 | 멀티콜렉터형 래터럴 트랜지스터 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61062455A JPS62219569A (ja) | 1986-03-19 | 1986-03-19 | マルチコレクタ型ラテラルトランジスタ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62219569A JPS62219569A (ja) | 1987-09-26 |
| JPH046091B2 true JPH046091B2 (ja) | 1992-02-04 |
Family
ID=13200691
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61062455A Granted JPS62219569A (ja) | 1986-03-19 | 1986-03-19 | マルチコレクタ型ラテラルトランジスタ |
Country Status (2)
| Country | Link |
|---|---|
| JP (1) | JPS62219569A (ja) |
| KR (1) | KR900003837B1 (ja) |
-
1986
- 1986-03-19 JP JP61062455A patent/JPS62219569A/ja active Granted
-
1987
- 1987-03-11 KR KR1019870002153A patent/KR900003837B1/ko not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| KR870009488A (ko) | 1987-10-27 |
| JPS62219569A (ja) | 1987-09-26 |
| KR900003837B1 (ko) | 1990-06-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5122856A (en) | Semiconductor device | |
| US5376821A (en) | Integrated emitter switching configuration using bipolar transistors | |
| US3913123A (en) | Bipolar type semiconductor integrated circuit | |
| US5866461A (en) | Method for forming an integrated emitter switching configuration using bipolar transistors | |
| KR900003837B1 (ko) | 멀티콜렉터형 래터럴 트랜지스터 | |
| JPH0425711B2 (ja) | ||
| JPS6359262B2 (ja) | ||
| JPH0432754Y2 (ja) | ||
| KR970009032B1 (ko) | 전력용 반도체 장치 및 그 제조방법 | |
| JPS601843A (ja) | 半導体集積回路 | |
| JPS62104068A (ja) | 半導体集積回路装置 | |
| JPH079385Y2 (ja) | 半導体集積回路装置 | |
| JPS61207066A (ja) | バイポ−ラトランジスタ | |
| JPS59144168A (ja) | バイポ−ラｍｏｓ半導体装置及びその製造法 | |
| JPS6188561A (ja) | トランジスタ | |
| JPS6134971A (ja) | 半導体装置 | |
| JPS6140140B2 (ja) | ||
| JP2518880B2 (ja) | 半導体装置 | |
| JP2932076B2 (ja) | 半導体装置の製造方法 | |
| JPS61289658A (ja) | 半導体集積回路 | |
| JPS61268036A (ja) | 半導体装置 | |
| JPH0222545B2 (ja) | ||
| JPS6156624B2 (ja) | ||
| JPH061814B2 (ja) | 半導体装置 | |
| JPH0691199B2 (ja) | 半導体集積回路 |