JPS61207066A - バイポ−ラトランジスタ - Google Patents
バイポ−ラトランジスタInfo
- Publication number
- JPS61207066A JPS61207066A JP60048554A JP4855485A JPS61207066A JP S61207066 A JPS61207066 A JP S61207066A JP 60048554 A JP60048554 A JP 60048554A JP 4855485 A JP4855485 A JP 4855485A JP S61207066 A JPS61207066 A JP S61207066A
- Authority
- JP
- Japan
- Prior art keywords
- region
- base
- base region
- value
- hfe
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 claims description 6
- 239000000758 substrate Substances 0.000 claims description 5
- 239000012535 impurity Substances 0.000 abstract description 12
- 230000006798 recombination Effects 0.000 abstract description 4
- 238000005215 recombination Methods 0.000 abstract description 4
- 239000000969 carrier Substances 0.000 abstract description 3
- 230000008033 biological extinction Effects 0.000 abstract 1
- 238000009792 diffusion process Methods 0.000 description 4
- 238000002955 isolation Methods 0.000 description 4
- 230000007423 decrease Effects 0.000 description 2
- 230000008034 disappearance Effects 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 239000002243 precursor Substances 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
- H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
- H10D62/17—Semiconductor regions connected to electrodes not carrying current to be rectified, amplified or switched, e.g. channel regions
- H10D62/177—Base regions of bipolar transistors, e.g. BJTs or IGBTs
Landscapes
- Bipolar Transistors (AREA)
- Bipolar Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
0)産業上の利用分野
本発明は半導体集積回路(IC)に組込まれるバイポー
ラトランジスタのhtm値コントロールに関する。
ラトランジスタのhtm値コントロールに関する。
(ロ)従来の技術
従来のバイポーラトランジスタとしては、例えば特開昭
59−2343号公報に開示されている。
59−2343号公報に開示されている。
第3図はこのようなバイポーラトランジスタを示し、(
11はP型半導体基板、(2)はN 型埋込層、(3)
はN−型エピタキシャル層、(4)はP 型分離領域、
(5)は分離領域(4)により島状に分離された複数の
島領域である。そして島領域(5)表面にP型不純物を
拡散して第1のベース領域(6)を形成し、後にN型不
純物を拡散してエミッタ領域(7)及びコレクタコンタ
クト領域(8)を形成し、NPN型トランジスタを構成
する。この詩仙の島領域(5)においても前述した拡散
工程で同時にNPN型トランジスタが形成されている。
11はP型半導体基板、(2)はN 型埋込層、(3)
はN−型エピタキシャル層、(4)はP 型分離領域、
(5)は分離領域(4)により島状に分離された複数の
島領域である。そして島領域(5)表面にP型不純物を
拡散して第1のベース領域(6)を形成し、後にN型不
純物を拡散してエミッタ領域(7)及びコレクタコンタ
クト領域(8)を形成し、NPN型トランジスタを構成
する。この詩仙の島領域(5)においても前述した拡散
工程で同時にNPN型トランジスタが形成されている。
貼止した如く構成したトランジスタのh□値は、第1の
ベース領域(6)及びエミッタ領域(7)の不純物濃度
とベース幅(第3図N中K“B”で示す)により決定す
る。従って各々の島領域(5)K同時に形成する限り、
従来のトランジスタは何れもほぼ均一なh□値になる。
ベース領域(6)及びエミッタ領域(7)の不純物濃度
とベース幅(第3図N中K“B”で示す)により決定す
る。従って各々の島領域(5)K同時に形成する限り、
従来のトランジスタは何れもほぼ均一なh□値になる。
(ハ)発明が解決しようとする問題点
しかしながら、ユーザーの散水や回路構成上の必要性か
ら同一チップ上に複数の異るhPl値をもつトランジス
タを形成したい場合、従来のトランジスタではそれぞれ
のh□値ごとに拡散工程を追加しなければならず、同時
には形成できないという欠点があった。
ら同一チップ上に複数の異るhPl値をもつトランジス
タを形成したい場合、従来のトランジスタではそれぞれ
のh□値ごとに拡散工程を追加しなければならず、同時
には形成できないという欠点があった。
(ロ)問題点を解決するための手段
本発明は貼止した欠点に鑑みてなされ、同一チップ上に
様々なh□値をもつトランジスタを同時に形成すること
を目的とし、エミッタ領域(支)に一部重管する第2の
ベース領域(23)を形成し、第2のベース領域(ハ)
とエミッタ領域(イ)との重畳面積の変化でh□値をコ
ントロールすることを特徴とする。
様々なh□値をもつトランジスタを同時に形成すること
を目的とし、エミッタ領域(支)に一部重管する第2の
ベース領域(23)を形成し、第2のベース領域(ハ)
とエミッタ領域(イ)との重畳面積の変化でh□値をコ
ントロールすることを特徴とする。
(ホ)作用
本発明によれば、第2のベース領域(ハ)によりエミッ
タ領域−直下の不純物濃度が増し、ベースでの注入担体
の消滅による再結合電流が増加するのでh□値は小とな
る。その値は第1のベース領域081により決まるhy
m値に対し、第2のベース領域(ハ)によりどの程度再
結合電流が増加するかで決まる。
タ領域−直下の不純物濃度が増し、ベースでの注入担体
の消滅による再結合電流が増加するのでh□値は小とな
る。その値は第1のベース領域081により決まるhy
m値に対し、第2のベース領域(ハ)によりどの程度再
結合電流が増加するかで決まる。
(へ)実施例
以下本発明の実施例を図面を参照しながら説明する。
第1図は本発明によるバイポーラトランジスタの彌寺寺
侠施例を示し、αυはP型半導体基板、(+21はN+
型埋込層、α阻まN型エピタキシャル層、(141はP
+型分離領域、α9αeは分離領域α4)により島状に
分離された複数の島領域、(L前駆まP型第1のベース
領域、Q9(イ)はN 型エミッタ領域、(21)■は
N+型コレクタコンタクト領域、(ハ)はP 型彫2の
ベース領域、(2供家酸化膜、C151061・・・・
・・■は夫々の領域上に設けられた電極である。
侠施例を示し、αυはP型半導体基板、(+21はN+
型埋込層、α阻まN型エピタキシャル層、(141はP
+型分離領域、α9αeは分離領域α4)により島状に
分離された複数の島領域、(L前駆まP型第1のベース
領域、Q9(イ)はN 型エミッタ領域、(21)■は
N+型コレクタコンタクト領域、(ハ)はP 型彫2の
ベース領域、(2供家酸化膜、C151061・・・・
・・■は夫々の領域上に設けられた電極である。
而して、島領域(151には同一チップ上で最大のh□
値をもつNPNW)ランジスタが形成され、島領域α6
1には第2のベース領域(ハ)を設けることにより小さ
いLFI値をもつNPN型トランジスタが形成されてい
る。
値をもつNPNW)ランジスタが形成され、島領域α6
1には第2のベース領域(ハ)を設けることにより小さ
いLFI値をもつNPN型トランジスタが形成されてい
る。
本発明の最も特徴とする点は、エミッタ領域−に一部1
畳した第2のベース領域(ハ)を設けた点にある。
畳した第2のベース領域(ハ)を設けた点にある。
この構造によれば、第1と第2のベース領域aQ(ハ)
が1畳することにより不純物濃度が増し、ベースでの注
入担体の消滅による再結合電流が増加するのでhll値
は小さくなる。この時の値は第2のベース領域(ハ)の
不純物濃度及びエミッタ領域(イ)と第2のベース領域
との重畳面積により増減するが、これを夫々の島領域a
eに同時に形成すれば不純物濃度は一定なのでh□値を
コントロールするKは前記重畳面積による。前記重畳面
積が大となれば第2のベース領域(ハ)がhtm値に与
える影醤が大となるのでh□値は小となる。
が1畳することにより不純物濃度が増し、ベースでの注
入担体の消滅による再結合電流が増加するのでhll値
は小さくなる。この時の値は第2のベース領域(ハ)の
不純物濃度及びエミッタ領域(イ)と第2のベース領域
との重畳面積により増減するが、これを夫々の島領域a
eに同時に形成すれば不純物濃度は一定なのでh□値を
コントロールするKは前記重畳面積による。前記重畳面
積が大となれば第2のベース領域(ハ)がhtm値に与
える影醤が大となるのでh□値は小となる。
従って本発明によれば、h□値の最も高いトランジスタ
を第1のベース領域α&のみの構造とし、hFI値が小
さくなるに従って前記重畳面積を大とすれは夫々の島領
域α9αeに様々なり、ヨ値をもつトランジスタを同時
に形成することができる。
を第1のベース領域α&のみの構造とし、hFI値が小
さくなるに従って前記重畳面積を大とすれは夫々の島領
域α9αeに様々なり、ヨ値をもつトランジスタを同時
に形成することができる。
以下本発明による第1の実施例の製造方法を第2図(イ
)〜に)を参照しながら説明する。
)〜に)を参照しながら説明する。
先ず第2図(イ)に示す如く、P型半導体基板UυにN
+型埋込層α2をドープした後エピタキシャル成長法を
用いてエピタキシャル層131を形成し、P+型分離領
域(14)を形成することにより複数の島領域αoti
+を形成する。
+型埋込層α2をドープした後エピタキシャル成長法を
用いてエピタキシャル層131を形成し、P+型分離領
域(14)を形成することにより複数の島領域αoti
+を形成する。
次に第2図(ロ)に示す如く、選択拡散法を用いてP型
不純物、例えばボロンを拡散し、第1のベース領域(1
7)(1〜を形成する。
不純物、例えばボロンを拡散し、第1のベース領域(1
7)(1〜を形成する。
次に第2図(ハ)に示す如(、再びP型不純物を拡散し
て所望の島領域Q61に第2のベース領域(ハ)を第1
のベース領域(119より浅く形成する。この時の拡散
窓の大きさは後に形成するエミッタ領域−との重畳面積
で所望のhum値が得られるようにする。
て所望の島領域Q61に第2のベース領域(ハ)を第1
のベース領域(119より浅く形成する。この時の拡散
窓の大きさは後に形成するエミッタ領域−との重畳面積
で所望のhum値が得られるようにする。
次に第2囚に)に示す如く、N型不純物、例えばリンを
拡散し、N 型エミッタ領域Q9翰、コレクタコンタク
ト領域Qυのを形成し、酸化膜伽)にコンタクトホール
なあけた後に周知の蒸着技術にて電極部材、例えばアル
ミを蒸着し、所望形状にエツチングすることにより各領
域上に電極(ハ)伽1・・・・・・側を設ける。
拡散し、N 型エミッタ領域Q9翰、コレクタコンタク
ト領域Qυのを形成し、酸化膜伽)にコンタクトホール
なあけた後に周知の蒸着技術にて電極部材、例えばアル
ミを蒸着し、所望形状にエツチングすることにより各領
域上に電極(ハ)伽1・・・・・・側を設ける。
同図では島領域−に同一チップ上で最も高いh□値をも
つトランジスタが形成され、島領域側にはそれより小さ
いh□値をもつトランジスタが形成されている。
つトランジスタが形成され、島領域側にはそれより小さ
いh□値をもつトランジスタが形成されている。
(ト)発明の詳細
な説明した如く、本発明によれば1回の拡散工程を追加
するだけで同一チップ上に様々なhrm値をもつトラン
ジスタを同時に形成することができるので、ユーザーの
要求に即対応でき、回路説計がより容易になる。
するだけで同一チップ上に様々なhrm値をもつトラン
ジスタを同時に形成することができるので、ユーザーの
要求に即対応でき、回路説計がより容易になる。
第1図ビ)(ロ)はそれぞれ本発明の詳細な説明するた
めの断面図、平面図、第2図(イ)〜に)は本発明によ
る実施例の製造方法を説明するための断面図、第3図は
従来のバイポーラトランジスタを示す断面図である。 主な図番の説明 αυは半導体基板、α51(161は島領域、αηa阻
ま第1のベース領域、(ハ)は第2のベース領域、α9
@はエミッタ領域、の)はベース幅である。 出願人 三洋電機株式会社 外1名 代理人 弁理士 佐 野 静 失 策1図(岨 第2図(イ) 第2図(田 1ら 17 第 2 図 (ハ)11
めの断面図、平面図、第2図(イ)〜に)は本発明によ
る実施例の製造方法を説明するための断面図、第3図は
従来のバイポーラトランジスタを示す断面図である。 主な図番の説明 αυは半導体基板、α51(161は島領域、αηa阻
ま第1のベース領域、(ハ)は第2のベース領域、α9
@はエミッタ領域、の)はベース幅である。 出願人 三洋電機株式会社 外1名 代理人 弁理士 佐 野 静 失 策1図(岨 第2図(イ) 第2図(田 1ら 17 第 2 図 (ハ)11
Claims (1)
- (1)一導電型半導体基板上に形成した逆導電型のエピ
タキシャル層と該エピタキシャル層を島状に分離した島
領域と該島領域表面に二重に形成した一導電型の第1の
ベース領域と逆導電型のエミッタ領域とを備えたバイポ
ーラトランジスタにおいて、前記エミッタ領域と一部重
畳し且つ前記第1のベース領域より浅い第2のベース領
域を備え、該第2のベース領域と前記エミッタ領域との
重畳面積を変化させることによりh_■_■値をコント
ロールしたことを特徴とするバイポーラトランジスタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60048554A JPS61207066A (ja) | 1985-03-12 | 1985-03-12 | バイポ−ラトランジスタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60048554A JPS61207066A (ja) | 1985-03-12 | 1985-03-12 | バイポ−ラトランジスタ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61207066A true JPS61207066A (ja) | 1986-09-13 |
Family
ID=12806591
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60048554A Pending JPS61207066A (ja) | 1985-03-12 | 1985-03-12 | バイポ−ラトランジスタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61207066A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1998010469A1 (fr) * | 1996-09-06 | 1998-03-12 | Mitsubishi Denki Kabushiki Kaisha | Transistor et son procede de fabrication |
| US6878998B1 (en) * | 2000-04-13 | 2005-04-12 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device with region that changes depth across the direction of current flow |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5534462A (en) * | 1978-08-31 | 1980-03-11 | Matsushita Electric Ind Co Ltd | Method and apparatus for semiconductor |
-
1985
- 1985-03-12 JP JP60048554A patent/JPS61207066A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5534462A (en) * | 1978-08-31 | 1980-03-11 | Matsushita Electric Ind Co Ltd | Method and apparatus for semiconductor |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1998010469A1 (fr) * | 1996-09-06 | 1998-03-12 | Mitsubishi Denki Kabushiki Kaisha | Transistor et son procede de fabrication |
| US6878998B1 (en) * | 2000-04-13 | 2005-04-12 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device with region that changes depth across the direction of current flow |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR0182270B1 (ko) | 광 반도체 장치 | |
| JPS6322070B2 (ja) | ||
| JPS61207066A (ja) | バイポ−ラトランジスタ | |
| JPS6298663A (ja) | 半導体集積回路装置 | |
| KR900001244B1 (ko) | 바이포울러 트랜지스터 | |
| KR900008818B1 (ko) | 쌍극성 집적회로소자 제조방법 | |
| JPH0432754Y2 (ja) | ||
| JPS6267855A (ja) | 半導体注入集積論理回路装置 | |
| JPH0425711B2 (ja) | ||
| JPS60123062A (ja) | 半導体集積回路の製造方法 | |
| JP2558472B2 (ja) | 半導体集積回路 | |
| JPH061814B2 (ja) | 半導体装置 | |
| JPH0451067B2 (ja) | ||
| JPS61207067A (ja) | 半導体集積回路装置の製造方法 | |
| JPH0439787B2 (ja) | ||
| JPH03131037A (ja) | 半導体装置の製造方法 | |
| JPH0834244B2 (ja) | 半導体集積回路装置 | |
| JPS61263150A (ja) | 半導体装置の製造方法 | |
| JPS6142165A (ja) | 半導体注入集積論理回路装置 | |
| JPS61150231A (ja) | 半導体装置 | |
| JPS61206251A (ja) | 半導体集積回路装置の製造方法 | |
| JPS6346769A (ja) | 半導体装置の製造方法 | |
| JPH03159167A (ja) | 半導体集積回路の製造方法 | |
| JPH0322440A (ja) | 半導体装置の製造方法 | |
| JPH0439789B2 (ja) |