JPH0461251A - 半導体装置の製造管理システム - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明は半導体装置の製造プロセス内の製造管理システ
ムに関し、特に高品質な半導体装置の製造を実現するシ
ステムに関する。

［従来の技術］ 従来、半導体装置の製造プロセスにおいては、拡散工程
中で発生するゴミ付着、マスクギズ、フォトレジストの
、パターン欠陥等の不良に関する情報はウェハ単位で採
取され、ウェハごとの良品・不良品判定を行った後に廃
棄されており、ウェハ内のチップ毎に関する情報の蓄積
及びこれに基づく検査はされていなかった。

［発明が解決しようとする課題］ この従来のシステムでは、拡散工程中で発生する各種不
良に間する情報は得られても、これを最終の検査工程で
有効に利用していないことから必ずしも十分な不良判定
ができず、不良チップが不良として除去されない場合が
生じて、市場へ出荷された後に半導体装置の品質低下の
原因となってしまうという問題があった。

［課題を解決するための手段」 本発明に係る半導体装置の製造管理システムは、半導体
装置製造におりる各工程で発生ずる不良とコ関する情報
をウェハ内のチップに関連例けて順次蓄積し、前記各工
程に続く検査ゴー程において当該情報に基づいて不良な
チップを除去することを特徴とする。

また、本発明に係る半導体装置の製造管理システムは、
半導体装置製造における各工程で元利するゴミ付者に関
する情報をウェハ内のチップに関連付けて順次蓄積し、
前記各］−程に続く検査工程において各チップの電気的
特性を検査ブるブＦ］−バで前記情報に基づいて不良な
チップを除去することを特徴とする。

すなわち、本発明は、途中工程ごとに採取した不良に関
する情報な集中管理し、ウェハ内に存看する不良チップ
情報、不良内容情報等を各検査、１．：程で採取して蓄
積し、最終的にチップ１つ１つの良品・不良品情報と管
理統合し、従来の検査工程では除去されなかった不良チ
ップを不良として検査］−程で除くことができるような
情報ネットリー・りを備えている。

［実施例］ 次に本発明を実施例ζこ基づいて具体的に説明する。

第１図は本発明の一実施例に係る半導体装置の製造フロ
ーを示すブロック図である。まず、バタン設＝１された
半導体ウェハは酸化、フォトレジスト、拡散といった各
製造工程を経た後、電極形成工程で所定の電極が形成さ
れ゛］’／Ｗチエツクと呼ばれるテスタによる電気的特
性チエツクにより、良品・不良品判定がなされる。ここ
で、本実施例の管理システムでは、バタン設計時に決め
られたチップサイズ、ウェハ内チップ位置を初期情報と
して情報ネットワークにもち、更に、製造工程が酸化、
フォトレジスト、拡散とすすむにつれて発生する情ｉｆ
１１　　（１”　ＩＩ　　２＋　　’３　ｔ・・・）に
キズ不良。

フォトレジスト不良、ゴミ付着等の不良に関する情報を
ウェハ内のチップ位置及び数とともに情報ネットワーク
に順次登録し、■チップ毎の工程別データとして蓄積す
る。そして、情報ネットワークに登録された初期情報及
び工程別情報を統合し、Ｐ／Ｗチェック工程で電気的特
性チエツクで不良と認識されないチップについての更な
る良品・不良品判定を、情報ネットワークから送り込ん
だ不良に関する情報に基づいて行い、良品のみを次の朝
立工程に供給するようプログラムしである。従って、組
立工程にはこのＰ／Ｗチエツクで良品と判定された高品
質なチップのみが投入され、この組立工程で発生した不
良チップは選別工程で除かれた後、最終的に高品質なチ
ップのみが出荷される。

第２図は本発明の他の一実施例に係る半導体装置の製造
フローを示すブロック図である。まず、バタン設計され
た半導体ウェハは酸化、フォトレジスト、拡散といった
各製造工程を何度か繰り返した後、Ｐ／Ｗチエツクと呼
ばれるテスタによる電気的特性チエツクにより、良品・
不良品判定がなされる。

本実施例の管理システムでは、バタン設計時に決められ
たチップサイズ、ウェハ内チップ位置を初期情報として
もち、製造工程が酸化、フ第１・レジスト、拡散とすす
むにつれて各工程でゴミ検出装置により検出されるゴミ
何着の情報ｉ　（ｉ＝１゜２．３．・・・）をウェハ内
のチップ位置及び数とともに順次登録し、■チップ毎の
工程別データとして蓄積する。このゴミ付着に関する情
報をゴミ付着に関する設計基準に基づき良品・不良品判
定を行い、電気的特性チエツクで不良と認識されないチ
ップについての良品・不良品チップ情報なＰ／Ｗチエツ
ク時に使用するブロー式に送り込む。ブロー式はＰ／Ｗ
時に電気的特性チエツク結果とゴミ検出装置より得た情
報を照合して総合し、不良と認識されるチップをスクラ
ッチし、良品のみを次の組立工程に供給する。従って、
組立工程にはこのＰ／Ｗチエツク時に総合して良品と認
められた高品質なチップのみが投入され、選別工程で組
立工程で発生した不良のチップが除かれた後、最終的に
高品質なチップのみが出荷される。

［発明の効呆コ 以上説明したように、本発明により最終的な出荷品質が
向上し、出荷品の市場での不具合発生を防止できるほか
、製造工程の比較的初期の段階で不良品を除くことがで
きるため、無駄な費用が発生せず、半導体製造コストを
下げることができるという効果を有する。

【図面の簡単な説明】

第１図は本発明の一実施例に係る半導体装置の製造フロ
ーを示すブロック図、第２図は本発明の他の一実施例に
係る半導体装置の製造フローを示すブロック図である。

Claims (2)

【特許請求の範囲】
1. （１）半導体装置製造における各工程で発生する不良に
   関する情報をウェハ内のチップに関連付けて順次蓄積し
   、前記各工程に続く検査工程において当該情報に基づい
   て不良なチップを除去することを特徴とする半導体装置
   の製造管理システム。
2. （２）半導体装置製造における各工程で発生するゴミ付
   着に関する情報をウェハ内のチップに関連付けて順次蓄
   積し、前記各工程に続く検査工程において各チップの電
   気的特性を検査するプローバで前記情報に基づいて不良
   なチップを除去することを特徴とする半導体装置の製造
   管理システム。