JPH0461374A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH0461374A JPH0461374A JP2173563A JP17356390A JPH0461374A JP H0461374 A JPH0461374 A JP H0461374A JP 2173563 A JP2173563 A JP 2173563A JP 17356390 A JP17356390 A JP 17356390A JP H0461374 A JPH0461374 A JP H0461374A
- Authority
- JP
- Japan
- Prior art keywords
- lower electrode
- semiconductor substrate
- storage capacity
- walls
- capacitor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Semiconductor Memories (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は半導体記憶装置の記憶容量の増加を図った半
導体装置に関するものである。
導体装置に関するものである。
第３図は特願昭６３−１４４３ＩＩ 号公報に示された
従来の半導体装置の断面図である。
従来の半導体装置の断面図である。
図において、１は半導体基板、２はケート電極（ワード
線）、３．４はゲート絶縁膜、５は導電膜（−ト部電棒
）、６は蓄積容量形成用絶縁膜（誘電体膜）、７は導電
膜（下部電極）、８は下部電力の１７壁部を示す。
線）、３．４はゲート絶縁膜、５は導電膜（−ト部電棒
）、６は蓄積容量形成用絶縁膜（誘電体膜）、７は導電
膜（下部電極）、８は下部電力の１７壁部を示す。
このような構造の記憶容量部の蓄積容量は、Ｆ部電極５
の立壁部８の高さに比例する。しかしなから、下部電極
５の存−壁部８の高さは記憶容量部の強度、蓄積容）髪
形成用絶縁膜６の形成技術の問題から、無制限にＬ方に
伸ばすことはできず、したかって記憶容量部の蓄積容♀
にはに限が存在する。
の立壁部８の高さに比例する。しかしなから、下部電極
５の存−壁部８の高さは記憶容量部の強度、蓄積容）髪
形成用絶縁膜６の形成技術の問題から、無制限にＬ方に
伸ばすことはできず、したかって記憶容量部の蓄積容♀
にはに限が存在する。
従来の記憶容量を備えたｆ−導体装置は、構造１−の強
度、８稙容量形成用絶縁膜の形成技術の問題から記憶容
量部の蓄積容量は制約を受け、したかって下部電極の立
壁部の高さを高くすることによって、蓄積容量を増加さ
せることには限界があるという問題点があった。
度、８稙容量形成用絶縁膜の形成技術の問題から記憶容
量部の蓄積容量は制約を受け、したかって下部電極の立
壁部の高さを高くすることによって、蓄積容量を増加さ
せることには限界があるという問題点があった。
この発明は上記のような問題点を解消するためになされ
たもので、下部電極の立壁部の高さを高くすることだけ
に頼らず、蓄積容量を増大させた半導体装置を得ること
を目的とする。
たもので、下部電極の立壁部の高さを高くすることだけ
に頼らず、蓄積容量を増大させた半導体装置を得ること
を目的とする。
（課題を解決するための手段〕
この発明に係る半導体装置は、下部電極の立壁部を含む
半導体基板上に形成された立壁凸部を半導体基板上に複
数個形成したものである。
半導体基板上に形成された立壁凸部を半導体基板上に複
数個形成したものである。
（作用〕
この発明における蓄積容量形成用絶縁膜は、半導体基板
上に形成された立壁凸部の個数に比例して増加する。
上に形成された立壁凸部の個数に比例して増加する。
〔実施例）
以下、この発明の一実施例を図について説明する。
第１図はこの発明の一実施例である記憶容量を備えた半
導体装置の断面図である。第１図においては下部電極の
立壁部を含む半導体基板上に形成された立壁凸部は外壁
部７ａ、 ８ａと内壁部７ｂ、 ８ｂにより構成されて
いる。しかし、立壁凸部の個数は外壁部と内壁部の２組
だけでなく複数組設けても良い。ざらに立壁凸部の平面
形状は第２図（ａ）〜（ｅ）に示すように円形、長楕円
形、長方形であっても構わないし、また（ｄ）図のよう
に外壁部と内壁部が連続した構造や、（ｅ）図のように
部連結している構造であっても良い。
導体装置の断面図である。第１図においては下部電極の
立壁部を含む半導体基板上に形成された立壁凸部は外壁
部７ａ、 ８ａと内壁部７ｂ、 ８ｂにより構成されて
いる。しかし、立壁凸部の個数は外壁部と内壁部の２組
だけでなく複数組設けても良い。ざらに立壁凸部の平面
形状は第２図（ａ）〜（ｅ）に示すように円形、長楕円
形、長方形であっても構わないし、また（ｄ）図のよう
に外壁部と内壁部が連続した構造や、（ｅ）図のように
部連結している構造であっても良い。
以上のように、この実施例においてはキャパシタ下部電
極の立壁部８ａ、 ８ｂの表面積の拡大を立壁部を上方
に伸ばすことなく実現しており、誘電体膜６との対向面
積が増大し、キャパシタの電荷蓄積容量を増大すること
ができる。
極の立壁部８ａ、 ８ｂの表面積の拡大を立壁部を上方
に伸ばすことなく実現しており、誘電体膜６との対向面
積が増大し、キャパシタの電荷蓄積容量を増大すること
ができる。
以上のようにこの発明によれば、キャパシタ下部電極の
立壁部の平面形状を複雑多用化することにより、蓄積容
量形成用絶縁膜の表面積が増大するので、下部電極の立
壁部の高さによる制約を受けることなく、蓄積容量を増
大させた半導体装置を得ることができる。
立壁部の平面形状を複雑多用化することにより、蓄積容
量形成用絶縁膜の表面積が増大するので、下部電極の立
壁部の高さによる制約を受けることなく、蓄積容量を増
大させた半導体装置を得ることができる。
第１図はこの発明の一実施例である半導体装置の断面図
、第２図（ａ）〜（ｅ）はこの発明の一実施例であるメ
モリセルのキャパシタの下部電極の平面形状の各実施例
を示す下部電極平面形状模式図、第３図は従来の半導体
装置の断面図である。 図において、１は半導体基板、２はゲート電極、３，４
はゲート絶縁膜、５は導体膜、６は誘電体膜、７ａ７ｂ
は導電膜、８ａ８ｂは下部電極の立壁部を示す。 なお、図中、同一符号は同一、または相当部分を示す。 第１図
、第２図（ａ）〜（ｅ）はこの発明の一実施例であるメ
モリセルのキャパシタの下部電極の平面形状の各実施例
を示す下部電極平面形状模式図、第３図は従来の半導体
装置の断面図である。 図において、１は半導体基板、２はゲート電極、３，４
はゲート絶縁膜、５は導体膜、６は誘電体膜、７ａ７ｂ
は導電膜、８ａ８ｂは下部電極の立壁部を示す。 なお、図中、同一符号は同一、または相当部分を示す。 第１図
Claims (1)
- 【特許請求の範囲】 半導体基板と、この半導体基板上に形成された凸部と、 この凸部表面に形成された第１の絶縁膜と、この第１の
絶縁膜上および前記半導体基板上に形成され前記第１の
絶縁膜から離れた部分、およびその表面上の段差の内の
少なくともいずれか一方を前記半導体基板に対して面垂
直にある立壁凸部を複数個有する第１の導電膜と、 この第１の導電膜を被覆するように形成された第２の絶
縁膜と、 この第２の絶縁膜上に形成された第２の導電膜とを備え
たことを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2173563A JPH0461374A (ja) | 1990-06-29 | 1990-06-29 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2173563A JPH0461374A (ja) | 1990-06-29 | 1990-06-29 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0461374A true JPH0461374A (ja) | 1992-02-27 |
Family
ID=15962875
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2173563A Pending JPH0461374A (ja) | 1990-06-29 | 1990-06-29 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0461374A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012216860A (ja) * | 2012-06-19 | 2012-11-08 | Renesas Electronics Corp | 半導体装置 |
-
1990
- 1990-06-29 JP JP2173563A patent/JPH0461374A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012216860A (ja) * | 2012-06-19 | 2012-11-08 | Renesas Electronics Corp | 半導体装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR910019230A (ko) | 반도체기억장치 및 그 제조방법 | |
| KR930020668A (ko) | 개선된 레이아웃을 갖는 다이내믹 랜덤 엑세스 메모리와 그것의 메모리셀 배치방법 | |
| JPH0766299A (ja) | 半導体記憶装置 | |
| JPH0382077A (ja) | 半導体メモリ装置 | |
| KR920020728A (ko) | 반도체 기억장치 및 그 제조방법 | |
| TW345714B (en) | Capacitive structure of DRAM and process for producing the same | |
| JP2000049306A5 (ja) | ||
| JPH0461374A (ja) | 半導体装置 | |
| JPS62190869A (ja) | 半導体記憶装置 | |
| KR100558629B1 (ko) | 전하 저장을 위한 전극 구성 및 이의 제조 방법 | |
| JP2521928B2 (ja) | 半導体記憶装置 | |
| US6713805B2 (en) | Semiconductor memory device with increased capacitance | |
| JPS6393147A (ja) | 半導体メモリ | |
| JPH0974173A (ja) | 半導体メモリセル及びその製造方法 | |
| JPH09213908A (ja) | 半導体装置及びその製造方法 | |
| JPS6348084Y2 (ja) | ||
| JPH06302781A (ja) | 半導体装置 | |
| JPH0425171A (ja) | 半導体メモリ装置 | |
| JPH02192762A (ja) | 半導体記憶装置 | |
| JPS5932116Y2 (ja) | 柱状磁器コンデンサ | |
| JPS63318151A (ja) | Ｄｒａｍメモリセル | |
| KR960039330A (ko) | 캐패시터 구조 및 그 제조방법 | |
| JPS61207058A (ja) | Ｍｉｓ型半導体記憶装置 | |
| KR930008581B1 (ko) | 디램셀의 커패시터 구조 | |
| JPS5943739Y2 (ja) | 半導体装置 |