JPH0461376B2 - - Google Patents

Description

【発明の詳細な説明】 (a) 技術分野 この発明はECRやクレジツトカード取引処理
装置など、制御部にCPUを使用したプリンタ付
き電子機器の割込み制御方法に関する。

(b) 従来技術とその欠点 制御部にCPUを備え、入出力部に入力キー，
表示部，プリンタなどを備えるプリンタ付き電子
機器においては、通常、CPUに対して一定のタ
イミングパルスを割込み信号として与えるタイマ
が設けられ、入力キー部や表示部の制御は、その
タイマからCPUに対して出力されるタイミング
パルスによる割込み処理によつて行わせるように
している。この場合、表示制御やキー入力制御な
どは機械的動作が伴わないために、CPUの制御
と表示部、入力キー部の動作との間に同期を取る
必要がない。したがつて非印字モード、すなわち
表示モード，入力モードなどにおいては、表示制
御やキー入力制御の動作と全く非同期である上記
タイマからのタイミングパルスによつて割込み処
理を行うようにしても全く問題が生じない。しか
し機械的動作を伴う印字モードにおいては、プリ
ンタの印字動作タイミングが通常バラついている
故、CPUにおいて非同期で印字コイル動作制御
処理を行おうとすると、プリンタに対して印字内
容を出力しても機械的動作が正常に追随しない場
合が生じ、追随機能が極端に悪化すると印字ずれ
を起こす可能性が生じてくる。

(c) 発明の目的 この発明の目的は、プリンタで印字される度に
発生する印字同期パルスをCPUに割込み信号と
して入力させることによつて、CPUの印字コイ
ル動作制御処理とプリンタの印字動作とを同期さ
せるようにし、印字モードにおいて表示制御等の
通常割込み処理に影響を及ぼさないで常にプリン
タが正常に動作する割込み制御方法を提供するこ
とにある。

(d) 発明の構成および効果 この発明は要約すれば、CPUの割込み入力端
子に、タイマからの一定のタイミングパルスとと
もにプリンタに接続されるＩ／Ｏインターフエイ
スを介してプリンタからの印字同期パルスを与
え、非印字モード時にはタイマからのタイミング
パルスで表示制御を含む通常割込み処理を行い、
印字モード時には前記タイマからのタイミングパ
ルスを無効にして前記印字同期パルスで通常割込
み処理およびプリンタの印字コイル動作制御処理
を行うようにしたことを特徴とする。このような
割込み制御方法を実施すると、印字モード時に
は、CPUはプリンタからの印字同期パルスが入
力すると直に割込み処理モードに移つて印字命令
あるいは印字データをＩ／Ｏインターフエイスに
送出する。したがつて、プリンタの動作と完全に
同期してCPUの印字制御が実行される。なお、
この場合の表示制御やキー入力制御はプリンタに
対する印字制御と同様に印字同期パルスによる割
込み処理によつて行われるが、表示部がキー入力
制御には機械的動作を伴わず、さらに、タイマか
らのタイミングパルスの周期より印字同期パルス
の周期が長くても、その周期は人間の目の感応速
度あるいは入力キーに対する操作速度等に比べて
非常に短いのが一般的であるから、表示部，キー
入力部における機能上の問題は殆ど生じない。

以上のようにこの発明によれば、CPUの割込
み入力端子にタイマからのタイミングパルスとと
もにプリンタからの印字同期パルスを与え、非印
字モード時においてはタイマからのタイミングパ
ルスで通常割込み処理を行うとともに、印字モー
ド時においては印字同期パルスで通常割込み処理
およびプリンタの印字コイル動作制御処理をとも
に行うようにしたため、印字モード時においては
表示制御などの通常割込み処理に悪影響を与える
ことなく常に適正なプリンタの印字動作を確保す
ることができ、印字ずれなどの印字不良の発生を
完全に防止することができる。

(e) 実施例 第１図はこの発明の割込み制御方法を実施する
プリンタ付き電子機器の要部ブロツク図である。

図において、データバスおよびアドレスバスを
含むCPUバス１にはCPU２，メモリ３，表示制
御部４，プログラマブルタイヤ（PTM）５，
Ｉ／Ｏインターフエイスであるペリフエラルイン
ターフエイスアダプタ（PIA）６がそれぞれ接続
されている。CPU２のクロツク入力端子EXTAL
にはクロツク発振器（CLK）７から基本クロツ
クが入力する。CLK７からの基本クロツクはさ
らにカウンタ８に入力し、ここで一定の周期のパ
ルスに変換されてPTM５に入力する。PTM５は
このカウンタ８の出力パルスをトリガとして周期
Ｔ＝800μsのタイミングパルスをCPU２の割込み
入力端子に割込み信号として出力する。PIA
６にはプリンタ制御回路９が接続され、PIA６の
データ出力端子PB０〜PB７はプリンタ制御回路
９のデータ入力端子DOT１〜DOT７，DTに接
続され、またPIA６の制御端子PA０，PA１はそ
れぞれプリンタ制御回路９の制御端子Ｒ，Ｔに接
続されている。PIA６の割込み入力端子CA１は、
プリンタ１０の印字動作に同期して印字同期パル
スを出力するプリンタ制御回路９の端子Ｔに接続
され、PIA６に対してプリンタ制御回路９からの
周期T′≒800μsの印字同期パルスが割込み信号と
して入力するようにしている。PIA６は割込み入
力端子CA１に入力した印字同期パルスを同じ周
期のタイミングT′の印字同期パルスとしてCPU
２の割込み入力端子に出力する。PIA６から
CPU２の割込み入力端子に対して与えられ
る印字同期パルスと、PTM５からCPU２の割込
み入力端子に対して与えられるタイミングパ
ルスとはワイヤドオアされている。またプリンタ
１０には、その印字動作に伴う印字同期パルス
T′の周期が上記タイミングパルスの周期Ｔに略
等しい800μsに設定されているものを使用する。
上記表示制御部４によつてセグメント制御が行わ
れる多桁数字表示部１１は、CPU２の表示制御
処理によつてダイナミツク表示制御される。そし
て、その表示制御はPTM５またはPIA６からの
タイミングパルスまたは印字同期パルスによる割
込み時に行われる。なお、入力キー部は図示して
いないが、上記表示部１１と同様にPTM５また
はPIA６からのタイミングパルスまたは印字同期
パルスによる割込み時に制御されるようになつて
いる。

次に以上の構成からなるプリンタ付き電子機器
の割込み時の動作を第２図を参照して説明する。
同図Ａはメインルーチンの一部を示すフローチヤ
ート、同図Ｂは割込み時のフローチヤートを示
す。

電子機器が動作を開始し、ステツプniにおいて
所定のプログラム処理の実行を完了すると、ni＋
１において、印字モードに移行するかどうかはを
判定する。プログラム処理の結果、印字モードに
移行しないときにはni＋２へ進み、PIA６の割込
み信号出力端子をマスクするコマンドをPIA
６に対して送出する。またプログラム処理の結
果、印字モードに移行するときにはni＋１→ni＋
３と進み、PTM５の割込み信号出力端子を
マスクするコマンドをPTM５に対して送出する。
したがつて、非印字モードにおいてはCPU２は
PTM５からのタイミングパルスを割込み信号と
して受け付け、それによつて表示制御などの通常
割込み処理を実行する。また印字モードにおいて
はPTM５からのタイミングパルスを無効にし、
PIM６からの印字同期パルスを割込み信号とし
て受け付け、割込み処理によつて表示制御を含む
通常割込み処理とともにプリンタの印字コイル動
作制御処理を実行する。

CPU２がPTM５またはPIA６から割込み信号
を受け付けると第２図Ｂのn10へ進む。n10では
まず、マスクされている割込み信号出力端子が
PTM５のものであるかPIA６のものであるかを
判定する。PIA６の割込み出力端子がマスク
されているときにはn11で表示部１１に対するダ
イナミツク表示制御を行い、さらにn12にてキー
入力制御などの他の通常割込み処理を実行してリ
ターンする。一方、PTM５の割込み信号出力端
子がマスクされているときにはn13，n14で
上記n11，n12と同様に表示制御およびその他の
通常割込み処理を行い、さらにn15へ進んでプリ
ンタの印字コイル動作制御処理を実行してリター
ンする。

以上のようにして実行モードが非印字モードに
あるときにはPTM５からのタイミングパルスを
割込み信号として受け付け、また印字モードにあ
るときにはPIA６からの印字同期パルスを割込み
信号として受け付けることによつて、印字モード
時には、プリンタ１０の印字コイル動作制御をプ
リンタの機械的動作に同期した状態で行うことが
できる。この場合、表示制御を含む通常割込み処
理も印字同期パルスの割込み処理によつて行われ
ることになるが、それらの通常割込み処理には機
械的動作が全く伴わず、また割込みタイミングの
間隔が多少ずれても表示状態が大きくちらつくよ
うになつたり、あるいはキー操作に対する応答が
大幅に悪くなるというようなことがないために、
非印字モードから印字モードに変わつた場合でも
表示状態などの印字モードのときと全く同じであ
る。

なお、上記実施例のようにPTM５からのタイ
ミングパルスの周期ＴとPIA６からの印字同期パ
ルスの周期T′とを略同じにすることによつて、
印字モード時においても非印字モード時において
もCPU２の動作を略同じ状態にすることができ、
表示状態のちらつきの発生防止などをより一層完
全化することができる。

【図面の簡単な説明】

第１図はこの発明に係る割込み制御方法を実施
するプリンタ付き電子機器の要部ブロツク図であ
る。また第２図Ａ，Ｂは同プリンタ付き電子機器
の動作手順を示すメインルーチンの一部のフロー
チヤート，割込み時のフローチヤートである。 １……CPUバス、２……CPU、５……プログ
ラマブルタイマ、６……ペリフエラルインターフ
エイスアダプタ（Ｉ／Ｏインターフエイス）、９
……プリンタ制御回路、１０……プリンタ、
（CPU２の）……割込み入力端子。

Claims (1)

1. 【特許請求の範囲】 １ 一定のタイミングパルスを割込み信号として
   CPUに与えるタイマと、CPUバスに接続されプ
   リンタ制御回路に対して印字コイル動作制御処理
   に係る印字データを送出するＩ／Ｏインターフエ
   イスとを備え、前記タイミングパルスによる割込
   み時に表示制御等の通常割込み処理を行うように
   したプリンタ付き電子機器の制御装置において、 前記CPUの割込み入力端子に、前記タイマか
   らのタイミングパルスとともに前記Ｉ／Ｏインタ
   ーフエイスを介してプリンタからの印字同期パル
   スを与え、非印字モード時には前記タイマからの
   タイミングパルスで通常割込み処理を行うととも
   に、印字モード時には前記タイマからのタイミン
   グパルスを無効にして前記プリンタからの印字同
   期パルスで通常割込み処理およびプリンタの印字
   コイル動作制御処理に係る印字データの送出を行
   うようにしたことを特徴とするプリンタ付き電子
   機器の割込み制御方法。 ２ 前記印字同期パルスの周期を前記タイミング
   パルスの周期と略同一に設定した特許請求の範囲
   第１項記載のプリンタ付き電子機器の割り込み制
   御方法。