JPH0461492B2 - - Google Patents
Info
- Publication number
- JPH0461492B2 JPH0461492B2 JP60103494A JP10349485A JPH0461492B2 JP H0461492 B2 JPH0461492 B2 JP H0461492B2 JP 60103494 A JP60103494 A JP 60103494A JP 10349485 A JP10349485 A JP 10349485A JP H0461492 B2 JPH0461492 B2 JP H0461492B2
- Authority
- JP
- Japan
- Prior art keywords
- resist
- substrate
- forming
- patterned layer
- steps
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P50/00—Etching of wafers, substrates or parts of devices
Landscapes
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
- Photosensitive Polymer And Photoresist Processing (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
- Drying Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
【発明の詳細な説明】
「産業上の利用分野」
この発明は、半導体集積回路の製造工程におい
て、基板上にパターン化された電極、配線、絶縁
物の層を簡便に、かつ素子の損傷を少なくして形
成することのできる微細パターン化層形成方法に
関するものである。
て、基板上にパターン化された電極、配線、絶縁
物の層を簡便に、かつ素子の損傷を少なくして形
成することのできる微細パターン化層形成方法に
関するものである。
「従来の技術および問題点」
周知のように、リフトオフによるパターン化層
形成工程は、レジスト断面がひさしをもつ形状に
すると基板への付着物（目的とするパターン化層
となるもの）とレジストへの付着物が切り離され
ているため再現性のよいものとなる。この目的の
ためのレジスト断面形状制御に関する従来技術と
して、次に示す３つのものが知られている。
形成工程は、レジスト断面がひさしをもつ形状に
すると基板への付着物（目的とするパターン化層
となるもの）とレジストへの付着物が切り離され
ているため再現性のよいものとなる。この目的の
ためのレジスト断面形状制御に関する従来技術と
して、次に示す３つのものが知られている。
まず、第一のものは、第２図ａに示す工程から
なるものである。工程（）でやや高感度のレジ
ストを第１レジスト２として基板１上に塗布し、
工程（）でやや低感度のレジスト４を塗布し、
工程（）で露光処理を行なつて、工程（）で
現像処理を行なうと、高感度レジストに寸法の大
きなパターンが生じるため、ひさしが形成され
る。次に工程（）で希望の金属や絶縁物などの
パターン構成材５を蒸着等の手段によつて堆積
し、工程（）でレジストを溶解除去することに
よりパターン化された層を基板１上に得る。
なるものである。工程（）でやや高感度のレジ
ストを第１レジスト２として基板１上に塗布し、
工程（）でやや低感度のレジスト４を塗布し、
工程（）で露光処理を行なつて、工程（）で
現像処理を行なうと、高感度レジストに寸法の大
きなパターンが生じるため、ひさしが形成され
る。次に工程（）で希望の金属や絶縁物などの
パターン構成材５を蒸着等の手段によつて堆積
し、工程（）でレジストを溶解除去することに
よりパターン化された層を基板１上に得る。
この技術は、簡便さにおいては優れているが、
１回の現像で感度差を利用して現像が可能な２層
の組み合わせは、ポリメチルメタクリレート
（PMMA）とその共重合体かモノマーと、フエニ
ルメタクリレート・メタクリル酸共重合体との感
度を変化させた２種類のみが知られているだけで
ある。これらのレジストには電子ビームや遠紫外
光に対し感度を持つが、350〜430nmの波長を有
する通常の露光装置では露光できない欠点があ
る。（文献；Warren他、IEEE Journal of Solid
−State Circuits，Vol SC−14，No.2 ｐ−282，
1979） 第二のものは、第２図ｂに示す工程からなるも
のである。工程（）で基板１に第１レジスト２
を塗布する。レジストとしてはPMMA，PGMA
（ポリグリシジルメタクリレート）、FPMなどを
使う。そして、工程（）で第２レジスト４を塗
布する。第２レジスト４としては、周知のレジス
ト剤であるAZ，CMS（クロルメチル化ポリスチ
レン）などを使う。工程（）で露光処理を行な
う。AZを使えば、通常の露光装置の波長でパタ
ーンを形成することができる。工程（）で現像
を行なう、次に工程（）でCCl4ガスを使つた
プラズマによるエツチングでひさしが生じるまで
第１レジスト２をエツチングする。その後は第２
図ａの工程（），（）と同じ処理を行なう。
１回の現像で感度差を利用して現像が可能な２層
の組み合わせは、ポリメチルメタクリレート
（PMMA）とその共重合体かモノマーと、フエニ
ルメタクリレート・メタクリル酸共重合体との感
度を変化させた２種類のみが知られているだけで
ある。これらのレジストには電子ビームや遠紫外
光に対し感度を持つが、350〜430nmの波長を有
する通常の露光装置では露光できない欠点があ
る。（文献；Warren他、IEEE Journal of Solid
−State Circuits，Vol SC−14，No.2 ｐ−282，
1979） 第二のものは、第２図ｂに示す工程からなるも
のである。工程（）で基板１に第１レジスト２
を塗布する。レジストとしてはPMMA，PGMA
（ポリグリシジルメタクリレート）、FPMなどを
使う。そして、工程（）で第２レジスト４を塗
布する。第２レジスト４としては、周知のレジス
ト剤であるAZ，CMS（クロルメチル化ポリスチ
レン）などを使う。工程（）で露光処理を行な
う。AZを使えば、通常の露光装置の波長でパタ
ーンを形成することができる。工程（）で現像
を行なう、次に工程（）でCCl4ガスを使つた
プラズマによるエツチングでひさしが生じるまで
第１レジスト２をエツチングする。その後は第２
図ａの工程（），（）と同じ処理を行なう。
この技術は、CCl4ガスによるプラズマ中で第
２レジスト４がマスク効果をもつており、第１レ
ジスト２の方が速くエツチングされることを利用
している。この技術の欠点は、プラズマによる半
導体素子への損傷、反応性イオンエツチング装置
（RIE）を使うため、工程時間の長いこと、エツ
チングされてしまう基板もあることである。（秋
谷他、昭和57年秋季応用物理学会 28a−Ｌ−
２） 第三のものは、第２図ｃに示す工程からなるも
のである。まず、工程（）で基板１に第１レジ
スト２を塗布する。次に工程（）で無機層３と
してシリコン酸化膜・金属などを堆積させ、工程
（）で第２レジスト４を塗布し、工程（）で
第２レジスト４の露光を行ない、工程（）で第
２レジスト４の現像を行なう。次にプラズマによ
つて工程（）で無機層３をエツチングし、工程
（）で酸素プラズマ（オゾン）によつてひさし
が生じるまで第１レジスト２をエツチングする。
その後は第２図ａの工程（），（）と同じであ
る。
２レジスト４がマスク効果をもつており、第１レ
ジスト２の方が速くエツチングされることを利用
している。この技術の欠点は、プラズマによる半
導体素子への損傷、反応性イオンエツチング装置
（RIE）を使うため、工程時間の長いこと、エツ
チングされてしまう基板もあることである。（秋
谷他、昭和57年秋季応用物理学会 28a−Ｌ−
２） 第三のものは、第２図ｃに示す工程からなるも
のである。まず、工程（）で基板１に第１レジ
スト２を塗布する。次に工程（）で無機層３と
してシリコン酸化膜・金属などを堆積させ、工程
（）で第２レジスト４を塗布し、工程（）で
第２レジスト４の露光を行ない、工程（）で第
２レジスト４の現像を行なう。次にプラズマによ
つて工程（）で無機層３をエツチングし、工程
（）で酸素プラズマ（オゾン）によつてひさし
が生じるまで第１レジスト２をエツチングする。
その後は第２図ａの工程（），（）と同じであ
る。
この技術は、工程数の多いこと、プラズマによ
る素子への損傷があることが欠点である。（文
献；Tadokoro，Electronics letters，Vol 18，
No.13p−543，1982.） この発明は、上記事情に鑑みてなされたもの
で、通常の光学露光装置の波長で感光するフオト
レジストをパターニング用レジストとし、RIEな
どの真空装置を使わない簡便さ、半導体素子への
損傷が少ない工程によつてリフトオフ用のレジス
トのひさし構造をつくり、再現性の良いリフトオ
フ技術（パターン化層形成方法）を提供すること
を目的とするものである。
る素子への損傷があることが欠点である。（文
献；Tadokoro，Electronics letters，Vol 18，
No.13p−543，1982.） この発明は、上記事情に鑑みてなされたもの
で、通常の光学露光装置の波長で感光するフオト
レジストをパターニング用レジストとし、RIEな
どの真空装置を使わない簡便さ、半導体素子への
損傷が少ない工程によつてリフトオフ用のレジス
トのひさし構造をつくり、再現性の良いリフトオ
フ技術（パターン化層形成方法）を提供すること
を目的とするものである。
「問題点を解決するための手段」
この発明は、AZなどのノボラツクレジン・キ
ノンジアド系のレジストと、ポリメチルメタクリ
レートまたはポリアルキルメタクリレート類レジ
ストとでオゾンによるレジストのエツチ速度が著
しく異なり、後者が前者より速いことを利用して
前記第２図ｂの工程（）において第２レジスト
（前者）をマスクとして第１レジスト（後者）を
エツチングすることを特徴とするものである。
ノンジアド系のレジストと、ポリメチルメタクリ
レートまたはポリアルキルメタクリレート類レジ
ストとでオゾンによるレジストのエツチ速度が著
しく異なり、後者が前者より速いことを利用して
前記第２図ｂの工程（）において第２レジスト
（前者）をマスクとして第１レジスト（後者）を
エツチングすることを特徴とするものである。
「作用」
上記構成において、オゾンは酸素を含む雰囲気
で低圧水銀ランプによる184.9nmの波長の光によ
つて生成することができ、通常の大気中でも可能
な工程であり、真空装置を必要としない。
で低圧水銀ランプによる184.9nmの波長の光によ
つて生成することができ、通常の大気中でも可能
な工程であり、真空装置を必要としない。
上記第１レジスト（下層）は、下記構造式のも
のを使用する。
のを使用する。
ポリアルキルメタクリレート類；
FBM；
CH2−CF2−CHF−CF3（アルキル基Ｒ）
FPM；
CH2−CF2−CF2−Ｈ （アルキル基Ｒ）
文献（鳳 紘一郎「半導体リソグラフイ技術」
産業図書、第２章、1984）によれば、上記Ｒの内
にある炭素数が５以下では共通して主鎖切断が起
こりやすく、小さい分子量のものに分解する。こ
のため、オゾンによる灰化によつてCO2，H2Ｏ
などのガスとして揮発しやすいので、エツチング
されることになる。
産業図書、第２章、1984）によれば、上記Ｒの内
にある炭素数が５以下では共通して主鎖切断が起
こりやすく、小さい分子量のものに分解する。こ
のため、オゾンによる灰化によつてCO2，H2Ｏ
などのガスとして揮発しやすいので、エツチング
されることになる。
第２レジスト（上層）は、下記構造式のものを
使用する。
使用する。
のようなフエノールとCH2の鎖の一部にOHを通
してキノンジアドが結合した次に示す構造を含む
ものを選択する。低圧水銀ランプから発生する
300nm以下の紫外光を照射すると、このレジスト
は架橋して分子量が大きくなり、オゾンによる分
解と架橋が同時に進行して、レジソトそのもの
は、ほとんどエツチングされなくなるので、マス
クとなり得る。
してキノンジアドが結合した次に示す構造を含む
ものを選択する。低圧水銀ランプから発生する
300nm以下の紫外光を照射すると、このレジスト
は架橋して分子量が大きくなり、オゾンによる分
解と架橋が同時に進行して、レジソトそのもの
は、ほとんどエツチングされなくなるので、マス
クとなり得る。
従つて、この発明の方法によれば、通常の光学
露光装置の波長で感光するフオトレジストをパタ
ーンニング用レジストとすることができ、RIEな
どの真空装置を使わずに簡便に行なうことがで
き、半導体素子への損傷が少ない工程によつてリ
フトオフ用のレジストのひさし構造を容易につく
ることができ、それによつて、再現性の良いリフ
トオフを行なうことができる。
露光装置の波長で感光するフオトレジストをパタ
ーンニング用レジストとすることができ、RIEな
どの真空装置を使わずに簡便に行なうことがで
き、半導体素子への損傷が少ない工程によつてリ
フトオフ用のレジストのひさし構造を容易につく
ることができ、それによつて、再現性の良いリフ
トオフを行なうことができる。
以下この発明を実施例によりさらに詳しく説明
する。
する。
「実施例 １」
第１図ａは、この発明の第１の実施例を示すも
のである。まず、半導体基板１にFPM（ポリアク
リルメタクリレート類の一つ）レジスト（第１レ
ジスト）２を0.5μmの厚さに塗布し、250℃、30
分の加熱処理により塗布溶剤を発散させる（工程
）。次に、AZレジスト（第２レジスト）４を
1.2μm塗布したのち、90℃、15分の加熱処理を行
なう（工程）。350nmないし430nmの範囲の波
長を持つて露光装置により露光処理を行なう。露
光時間は装置によつて光の強度が異なるためちが
つてくる（工程）。アルカリ系の現像液で現像
処理を行なう（工程）。酸素を含む雰囲気で低
圧水銀ランプの光を照射することにより第２レジ
スト４をエツチングする。波長スペクトル分布、
強度によてエツチング時間は当然ことなるが、約
80％酸素の雰囲気で約10分でエツチングした実施
例がある。工程（）ないし（）は従来と同様
のリフトオフ工程である。
のである。まず、半導体基板１にFPM（ポリアク
リルメタクリレート類の一つ）レジスト（第１レ
ジスト）２を0.5μmの厚さに塗布し、250℃、30
分の加熱処理により塗布溶剤を発散させる（工程
）。次に、AZレジスト（第２レジスト）４を
1.2μm塗布したのち、90℃、15分の加熱処理を行
なう（工程）。350nmないし430nmの範囲の波
長を持つて露光装置により露光処理を行なう。露
光時間は装置によつて光の強度が異なるためちが
つてくる（工程）。アルカリ系の現像液で現像
処理を行なう（工程）。酸素を含む雰囲気で低
圧水銀ランプの光を照射することにより第２レジ
スト４をエツチングする。波長スペクトル分布、
強度によてエツチング時間は当然ことなるが、約
80％酸素の雰囲気で約10分でエツチングした実施
例がある。工程（）ないし（）は従来と同様
のリフトオフ工程である。
「実施例 ２」
第１図ｂはこの発明の第２の実施例を示すもの
である。まず、工程（）は同じである。次に、
この第１レジスト２上にアルミニウム（無機層）
３を0.01μmの厚さに真空蒸着法により堆積・付
着した（工程）。次に、AZレジストを第２レジ
スト４として塗布し（工程）、露光処理を行な
う（工程）。現像処理では0.01μmの厚さのアル
ミニウム３は通常の現像条件を変えなくても、同
時にエツチングされる（工程）。さらに、実施
例１と同様の光照射を行ない、ひさしができるま
でエツチングする。その後の工程は、従来と同様
である。これらの実施例に共通する利点は、ひさ
しの加工に真空装置を使用しないで済み、簡便で
あること、プラズマを使用する場合と違つて基板
への損傷がないこと、また同時にオゾンによる基
板表面の洗浄効果もあること、AZレジストでは
光照射で重合も進むため耐熱性も向上し、蒸着工
程でのパターン変形が抑えられること、などであ
る。
である。まず、工程（）は同じである。次に、
この第１レジスト２上にアルミニウム（無機層）
３を0.01μmの厚さに真空蒸着法により堆積・付
着した（工程）。次に、AZレジストを第２レジ
スト４として塗布し（工程）、露光処理を行な
う（工程）。現像処理では0.01μmの厚さのアル
ミニウム３は通常の現像条件を変えなくても、同
時にエツチングされる（工程）。さらに、実施
例１と同様の光照射を行ない、ひさしができるま
でエツチングする。その後の工程は、従来と同様
である。これらの実施例に共通する利点は、ひさ
しの加工に真空装置を使用しないで済み、簡便で
あること、プラズマを使用する場合と違つて基板
への損傷がないこと、また同時にオゾンによる基
板表面の洗浄効果もあること、AZレジストでは
光照射で重合も進むため耐熱性も向上し、蒸着工
程でのパターン変形が抑えられること、などであ
る。
「発明の効果」
以上説明したように、この発明によれば、半導
体基板上にパターン化された金属・絶縁物などの
層を形成し、配線、接合、その他の微細な構成物
を容易に製作することができる。また、工程が比
較的簡便であり、しかも、基板の損傷が少ないな
ど工程の短縮、素子特性の向上が期待できるた
め、半導体集積回路製造工程で使用するのに好適
である。
体基板上にパターン化された金属・絶縁物などの
層を形成し、配線、接合、その他の微細な構成物
を容易に製作することができる。また、工程が比
較的簡便であり、しかも、基板の損傷が少ないな
ど工程の短縮、素子特性の向上が期待できるた
め、半導体集積回路製造工程で使用するのに好適
である。
第１図ａは、この発明の第１の実施例を説明す
るための工程図、第１図ｂは、この発明の第２の
実施例を説明するための工程図、第２図ａ，ｂ，
ｃはそれぞれ従来のパターン化層形成方法を説明
するための工程図である。 １……基板、２……第１レジスト、３……無機
層、４……第２レジスト、５……パターン構成
材。
るための工程図、第１図ｂは、この発明の第２の
実施例を説明するための工程図、第２図ａ，ｂ，
ｃはそれぞれ従来のパターン化層形成方法を説明
するための工程図である。 １……基板、２……第１レジスト、３……無機
層、４……第２レジスト、５……パターン構成
材。
Claims (1)
- 【特許請求の範囲】 １ 少なくとも以下の６工程を含むことを特徴と
する微細パターン化層形成方法。 (イ) 基板にポリメチルメタクリレートまたはポリ
アルキルメタクリレート類のうちで主鎖切断が
優先的に起こり易い炭素数１〜５までのアルキ
ル基を有するレジストのうち任意の一つを第１
のレジストとして塗布する第１レジスト形成工
程。 (ロ) ノボラツクレジンにキノンジアドを結合させ
た構造を有するフオトレジストを第２のレジス
トとして塗布する第２レジスト形成工程。 (ハ) 前記第２のレジストに通常の露光処理および
アルカリ液による現像処理を施して前記第２の
レジストに開口部を設けるパターン形成工程。 (ニ) 253.7nm、184.9nmの波長を有する低圧水銀
ランプの光を酸素を含む雰囲気で照射すること
により前記第２のレジストをマスクとして第１
のレジストをエツチングするエツチング工程。 (ホ) 前記エツチング工程後の基板上に金属や絶縁
物などのパターン構成材を堆積・付着させる堆
積付着工程。 (ヘ) 有機溶剤、レジスト剥離剤などを使つてレジ
スト上の堆積付着物をレジストとともに基板か
ら剥離させ、前記開口部に露出している基板上
の堆積付着物のみを残すリフトオフ工程。 ２ 工程(イ)の終了後、基板上にアルカリ液にエツ
チングされ得るアルミニウムなどの無機層を堆積
し、次に工程(ロ)ないし工程(ヘ)までを行なうことを
特徴とする特許請求の範囲第１項に記載の微細パ
ターン化層形成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60103494A JPS61263131A (ja) | 1985-05-15 | 1985-05-15 | 微細パタ−ン化層形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60103494A JPS61263131A (ja) | 1985-05-15 | 1985-05-15 | 微細パタ−ン化層形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61263131A JPS61263131A (ja) | 1986-11-21 |
| JPH0461492B2 true JPH0461492B2 (ja) | 1992-10-01 |
Family
ID=14355544
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60103494A Granted JPS61263131A (ja) | 1985-05-15 | 1985-05-15 | 微細パタ−ン化層形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61263131A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8921236B1 (en) * | 2013-06-21 | 2014-12-30 | Eastman Kodak Company | Patterning for selective area deposition |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5687343A (en) * | 1979-12-17 | 1981-07-15 | Sony Corp | Forming method of wiring |
| JPS58156469A (ja) * | 1982-03-09 | 1983-09-17 | Kobe Steel Ltd | 自動車用ドア開装置 |
| US4417948A (en) * | 1982-07-09 | 1983-11-29 | International Business Machines Corporation | Self developing, photoetching of polyesters by far UV radiation |
-
1985
- 1985-05-15 JP JP60103494A patent/JPS61263131A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS61263131A (ja) | 1986-11-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3508982A (en) | Method of making an ultra-violet selective template | |
| US4321317A (en) | High resolution lithography system for microelectronic fabrication | |
| JPS63253356A (ja) | 半導体装置の製造方法 | |
| JPH0128368B2 (ja) | ||
| US3767492A (en) | Semiconductor masking | |
| US5139922A (en) | Method of making resist pattern | |
| JPH0461492B2 (ja) | ||
| JPH04176123A (ja) | 半導体装置の製造方法 | |
| KR100327771B1 (ko) | 이온충격공정을견디기위해화학처리된포토레지스트 | |
| WO1983003485A1 (en) | Electron beam-optical hybrid lithographic resist process | |
| US4588675A (en) | Method for fine pattern formation on a photoresist | |
| JPH03119720A (ja) | リフトオフ加工用ホトレジスト、リフトオフ加工用ホトレジストのパターン形成方法及びリフトオフ方法 | |
| JPS5868930A (ja) | 半導体装置の製造方法 | |
| JPS63133629A (ja) | 集積回路装置の製造方法 | |
| US4954424A (en) | Pattern fabrication by radiation-induced graft copolymerization | |
| JPH02156244A (ja) | パターン形成方法 | |
| JPS58132927A (ja) | パタ−ン形成方法 | |
| KR0130386B1 (ko) | 포토레지스트 패턴 형성방법 | |
| JPS63104336A (ja) | パタ−ン形成方法 | |
| JPS6054775B2 (ja) | ドライ現像方法 | |
| JPH0313949A (ja) | レジストパターンの形成方法 | |
| JPH05142788A (ja) | レジストパターンの形成方法 | |
| JPH0458170B2 (ja) | ||
| JPS61121332A (ja) | パタ−ン形成方法 | |
| JP2692227B2 (ja) | レジストパターンの形成方法 |