JPH0461564A - 同期信号発生装置 - Google Patents
同期信号発生装置Info
- Publication number
- JPH0461564A JPH0461564A JP2172236A JP17223690A JPH0461564A JP H0461564 A JPH0461564 A JP H0461564A JP 2172236 A JP2172236 A JP 2172236A JP 17223690 A JP17223690 A JP 17223690A JP H0461564 A JPH0461564 A JP H0461564A
- Authority
- JP
- Japan
- Prior art keywords
- synchronizing signal
- data
- pulse
- vertical
- synchronization signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Synchronizing For Television (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、画像撮像装置や画像表示装置等の画像信号を
同期信号に同期させて人8力する機器における同期信号
発生装置に関するものである。
同期信号に同期させて人8力する機器における同期信号
発生装置に関するものである。
従来、画像信号の処理や画像の再生の際に、画像信号の
1水平走査の開始を示す水平同期パルスと、1フィール
ドあるいは1フレームの開始を示す垂直同期パルスを出
力する同期信号発生装置が必要であった。
1水平走査の開始を示す水平同期パルスと、1フィール
ドあるいは1フレームの開始を示す垂直同期パルスを出
力する同期信号発生装置が必要であった。
第2図は、従来の同期信号発生装置のブロック図である
。
。
第2図において、同期信号分離回路2は、外部より入力
される同期信号を、垂直同期信号と水平同期信号に分離
して出力する。
される同期信号を、垂直同期信号と水平同期信号に分離
して出力する。
発振回路4は、クロックパルスを発生する。このクロッ
クパルスはPLL回路3にもフィードバックされる。
クパルスはPLL回路3にもフィードバックされる。
PLL回路3は、同期信号分離回路2より水平同期信号
を入力し、発振回路4よりフィードバックされるクロッ
クパルスと位相を比較し、水平同期信号とクロックパル
スとの位相が合うようにクロックパルスのタイミングを
制御する。
を入力し、発振回路4よりフィードバックされるクロッ
クパルスと位相を比較し、水平同期信号とクロックパル
スとの位相が合うようにクロックパルスのタイミングを
制御する。
このようにして、水平同期信号と同期したクロックパル
スが発振回路4より出力される。
スが発振回路4より出力される。
クロックパルスは水平同期信号発生回路5に入力され、
水平同期信号発生回路5は必要な水平同期パルスを出力
する。
水平同期信号発生回路5は必要な水平同期パルスを出力
する。
同期信号分離回路2で分離され出力された垂直同期信号
は、垂直同期信号発生回路8に入力される。垂直同期信
号発生回路8は水平同期パルスも入力し、水平同期パル
スと同期した、必要な垂直同期パルスを出力する。
は、垂直同期信号発生回路8に入力される。垂直同期信
号発生回路8は水平同期パルスも入力し、水平同期パル
スと同期した、必要な垂直同期パルスを出力する。
上記の如き従来の技術においては、回路全体はロジック
IC等で構成されたデコード回路で構成されており、異
なったタイミングや異なった長さの同期パルスを取り出
そうとすると、デコート回路を追加あるいは変更しなけ
ればならないという問題点があった。
IC等で構成されたデコード回路で構成されており、異
なったタイミングや異なった長さの同期パルスを取り出
そうとすると、デコート回路を追加あるいは変更しなけ
ればならないという問題点があった。
また、動作中にそのパルスのタイミングや長さを変化さ
せる必要がある場合は、さらに複雑な回路を組んで対応
するか、メモリを利用しなければならない。メモリを使
用した場合であっても、動作中の変更においては、変更
動作中に同期信号が出力されてしまう可能性かあるため
、メモリを複数個持ち、メモリの切替えやデータの変更
等の制御をする必要かある。そのため、回路が大規模に
なり、大きさ、コスト等に大きな支障をきたすという問
題点かあった。
せる必要がある場合は、さらに複雑な回路を組んで対応
するか、メモリを利用しなければならない。メモリを使
用した場合であっても、動作中の変更においては、変更
動作中に同期信号が出力されてしまう可能性かあるため
、メモリを複数個持ち、メモリの切替えやデータの変更
等の制御をする必要かある。そのため、回路が大規模に
なり、大きさ、コスト等に大きな支障をきたすという問
題点かあった。
本発明は以上のような従来の問題点に鑑みてなされたも
ので、動作中の設定変更に容易に対応しながら、同期信
号を制御することができる同期信号発生装置を提供する
ことを目的とする。
ので、動作中の設定変更に容易に対応しながら、同期信
号を制御することができる同期信号発生装置を提供する
ことを目的とする。
上記課題の解決のため本発明の同期信号発生装置は、画
像信号の1水平走査の開始を示す水平同期パルスを出力
する水平同期信号発生手段と、前記画像信号の1フィー
ルドあるいはlフレームの開始を示す垂直同期パルスを
複数種類作成するための複数種類のデータを格納する記
憶手段と、前記複数種類のデータのうちのいずれか1種
類のブタを選択する選択手段と、前記選択手段にて選択
された前記1種類のデータを前記記憶手段より読み出し
、該データに基ついて垂直同期パルスを作成して出力す
る垂直同期信号発生手段とを備えた構成にした。
像信号の1水平走査の開始を示す水平同期パルスを出力
する水平同期信号発生手段と、前記画像信号の1フィー
ルドあるいはlフレームの開始を示す垂直同期パルスを
複数種類作成するための複数種類のデータを格納する記
憶手段と、前記複数種類のデータのうちのいずれか1種
類のブタを選択する選択手段と、前記選択手段にて選択
された前記1種類のデータを前記記憶手段より読み出し
、該データに基ついて垂直同期パルスを作成して出力す
る垂直同期信号発生手段とを備えた構成にした。
上記の如き構成により、水平同期信号発生手段より水平
同期パルスを出力するとともに、記憶手段に格納されて
いる複数種類の垂直同期パルスを作成するための複数種
類のデータより、選択手段によりいずれか1種類のデー
タを選択し、該ブタに基づいた垂直同期パルスを垂直同
期信号発生手段より出力することができる。したがって
、選択手段で必要な垂直同期パルスを選択することによ
り、垂直同期信号発生手段より出力する垂直同期パルス
を変化させることができる。
同期パルスを出力するとともに、記憶手段に格納されて
いる複数種類の垂直同期パルスを作成するための複数種
類のデータより、選択手段によりいずれか1種類のデー
タを選択し、該ブタに基づいた垂直同期パルスを垂直同
期信号発生手段より出力することができる。したがって
、選択手段で必要な垂直同期パルスを選択することによ
り、垂直同期信号発生手段より出力する垂直同期パルス
を変化させることができる。
第1図は本発明の同期信号発生装置を画像信号処理装置
に用いた実施例のブロック図である。
に用いた実施例のブロック図である。
第1図において、ビデオカメラ14は撮像素子を備えた
面順次式カラーカメラであり、フィルタを用いて被写体
像を3原色(R,G、B)毎に順番に撮像するように構
成されている。
面順次式カラーカメラであり、フィルタを用いて被写体
像を3原色(R,G、B)毎に順番に撮像するように構
成されている。
シリアルメモリ16は、データを直列に蓄えて、時間の
経過に従って連続して出力するメモリである。
経過に従って連続して出力するメモリである。
シリアルメモ1月6は、書き込みクロックさえ入力され
ればリフレッシュ等の動作はシリアルメモリ16内部で
自動的に行われるため、面倒なタイミング設計を行って
リフレッシュ用の外部回路を設ける必要がない。また、
シリアルメモリ部内に格納された画像データの入出力時
にアドレスを指定する必要がないため、アドレス指定の
ための外部コントロール回路を設ける必要がない。
ればリフレッシュ等の動作はシリアルメモリ16内部で
自動的に行われるため、面倒なタイミング設計を行って
リフレッシュ用の外部回路を設ける必要がない。また、
シリアルメモリ部内に格納された画像データの入出力時
にアドレスを指定する必要がないため、アドレス指定の
ための外部コントロール回路を設ける必要がない。
ラインメモ1月9は、必要な画像データをライン毎に取
り込んで、取り込み順に圧力する、いわゆるF I F
O(first in first out)メモリ
である。
り込んで、取り込み順に圧力する、いわゆるF I F
O(first in first out)メモリ
である。
ビデオカメラ14から順に出力されるR、G、B各色の
画像信号は、A/D変換器15にてデジタル化された画
像データに変換される。このA/D変換器15から順次
出力されるR、G、B各色の画像データはシリアルメモ
リ托に一時的に格納される。
画像信号は、A/D変換器15にてデジタル化された画
像データに変換される。このA/D変換器15から順次
出力されるR、G、B各色の画像データはシリアルメモ
リ托に一時的に格納される。
そして同一画面の3原色の画像データは、シリアルメモ
リ托から同時に出力される。
リ托から同時に出力される。
ビデオカメラ14は画像信号と同時に同期信号を出力す
る。この同期信号は同期信号発生装置lに入力される。
る。この同期信号は同期信号発生装置lに入力される。
同期信号発生装置1は、ラインメモ1月9の画像データ
取り込みの制御のための同期パルスを作り出す。
取り込みの制御のための同期パルスを作り出す。
シリアルメモリ16から出力される画像データは、D/
A変換器17でアナログ信号に変換され、画像信号とし
て受像機18に送られる。受像機18では、R,G、B
の3色が合成されたカラー画像が得られる。
A変換器17でアナログ信号に変換され、画像信号とし
て受像機18に送られる。受像機18では、R,G、B
の3色が合成されたカラー画像が得られる。
シリアルメモリ16から出力される画像データは、ライ
ンメモリ19にも送られる。ラインメモ1月9への画像
データの取り込みを制御するために、同期信号発生装置
lが設けられている。同期信号発生装置lは、任意の位
置からの画像データを書き込むためのイネーブル信号を
ラインメモ1月9に送り、これによって必要なデータが
ラインメモリ19に書き込まれる。ラインメモ1月9か
らの出力は、CPU9、デジタルインタフェース13を
介して外部に出力される。
ンメモリ19にも送られる。ラインメモ1月9への画像
データの取り込みを制御するために、同期信号発生装置
lが設けられている。同期信号発生装置lは、任意の位
置からの画像データを書き込むためのイネーブル信号を
ラインメモ1月9に送り、これによって必要なデータが
ラインメモリ19に書き込まれる。ラインメモ1月9か
らの出力は、CPU9、デジタルインタフェース13を
介して外部に出力される。
ここで、ラインメモリ19に取り込むことのできる画像
データの量は、ラインメモ1月9の容量に依存するが、
ラインメモ1月9の容量としては、−度に1画面全部の
画像データを格納できる容量は必要なく、1画面分の画
像データを分割してラインメモ1月9に取り込みそして
読み出すことを繰り返すことにより対応ず名ことができ
る。また、これらの画像データを外部に出力する場合に
は、外部に出力している間に順次、次のデータを取り込
むようにすれば、ロス時間を小さくすることができる。
データの量は、ラインメモ1月9の容量に依存するが、
ラインメモ1月9の容量としては、−度に1画面全部の
画像データを格納できる容量は必要なく、1画面分の画
像データを分割してラインメモ1月9に取り込みそして
読み出すことを繰り返すことにより対応ず名ことができ
る。また、これらの画像データを外部に出力する場合に
は、外部に出力している間に順次、次のデータを取り込
むようにすれば、ロス時間を小さくすることができる。
次に同期信号発生装置1について説明する。
同期信号発生装置1は、前述のように、1画面分の画像
データを分割してラインメモ1月9に取り込む場合に、
ラインメモ1月9に対して取り込みタイミングを制御す
るための同期パルス信号を出力するために用いている。
データを分割してラインメモ1月9に取り込む場合に、
ラインメモ1月9に対して取り込みタイミングを制御す
るための同期パルス信号を出力するために用いている。
第1図の同期信号発生装置1の構成部材のうち、第2図
と同一符号のものは同一の動作をするものである。
と同一符号のものは同一の動作をするものである。
CP U(central processingun
it) 9は、本画像処理装置のシステムコントローラ
であり、同期信号発生装置1の制御機能を付加したもの
である。
it) 9は、本画像処理装置のシステムコントローラ
であり、同期信号発生装置1の制御機能を付加したもの
である。
スイッチ11、表示装置12も本画像処理装置に設けら
れているものに同期信号発生装置1用の機能を付加した
ものである。
れているものに同期信号発生装置1用の機能を付加した
ものである。
ビデオカメラ14より入力された同期信号は、同期信号
分離回路2で水平同期信号と垂直同期信号とに分離され
、水平同期信号はPLL回路3に入力され、PLL回路
3、発振器4、水平同期信号発生回路5の働きにより、
必要とされる水平同期パルスを発生させる。
分離回路2で水平同期信号と垂直同期信号とに分離され
、水平同期信号はPLL回路3に入力され、PLL回路
3、発振器4、水平同期信号発生回路5の働きにより、
必要とされる水平同期パルスを発生させる。
DMA(direct memory access)
装置6は、RAM(random access me
mory) 7内に格納されている垂直同期パルス作成
のためのデータの格納番地情報を、CPU9から入力す
ることにより、RAM7より該データを読み出し、垂直
同期パルスを作成して出力することができる。
装置6は、RAM(random access me
mory) 7内に格納されている垂直同期パルス作成
のためのデータの格納番地情報を、CPU9から入力す
ることにより、RAM7より該データを読み出し、垂直
同期パルスを作成して出力することができる。
RAM?内に格納されている垂直同期パルス作成のため
のデータは、ビデオカメラ14から出力される画像信号
の垂直同期方法の規格およびラインメモリ19に画像デ
ータを取り込むタイミングに基づいて種々のものが予め
格納されており、スイッチ11によって選択される。
のデータは、ビデオカメラ14から出力される画像信号
の垂直同期方法の規格およびラインメモリ19に画像デ
ータを取り込むタイミングに基づいて種々のものが予め
格納されており、スイッチ11によって選択される。
また、DMA装置6には水平同期信号発生回路5からの
水平同期パルスが入力されるので、DMA装置6は水平
同期パルスに同期した垂直同期パルスを発生することが
できる。
水平同期パルスが入力されるので、DMA装置6は水平
同期パルスに同期した垂直同期パルスを発生することが
できる。
同時に、同期分離された垂直同期信号は、CPU9に割
り込み信号として入力され、これによってCPU9は垂
直同期信号のタイミングを知ることができる。
り込み信号として入力され、これによってCPU9は垂
直同期信号のタイミングを知ることができる。
CPU9は垂直同期信号を入力すると、DMA装置6の
動作を一旦停止させ(垂直同期パルスの発生を止める)
、前述のようにRAMV内に格納されている垂直同期パ
ルス作成のためのデータの格納番地をDMA装置6に与
え、DMA装置6を動作可能状態(垂直同期パルス発生
可能状態)にする。
動作を一旦停止させ(垂直同期パルスの発生を止める)
、前述のようにRAMV内に格納されている垂直同期パ
ルス作成のためのデータの格納番地をDMA装置6に与
え、DMA装置6を動作可能状態(垂直同期パルス発生
可能状態)にする。
このことによって、DMA装置6は水平同期パルス毎に
、正しく垂直同期のとれた、必要とされる垂直同期パル
スを発生することができる。
、正しく垂直同期のとれた、必要とされる垂直同期パル
スを発生することができる。
ROM(read only memory)10は、
CPU9が動作するためのプログラムが書き込まれてお
り、CPU9はプログラムを順次読み込むことにより各
処理を行う。
CPU9が動作するためのプログラムが書き込まれてお
り、CPU9はプログラムを順次読み込むことにより各
処理を行う。
次に同期信号発生装置】の動作を説明する。
操作者が表示装置I2を見ながらスイッチ11を操作す
ることによって垂直同期パルス作成のためのデータを選
択し、CPUl0は、その選択に従ってDMA装置6に
、選択された垂直同期パルス作成のためのデータのRA
MT内での格納番地情報データを送る。
ることによって垂直同期パルス作成のためのデータを選
択し、CPUl0は、その選択に従ってDMA装置6に
、選択された垂直同期パルス作成のためのデータのRA
MT内での格納番地情報データを送る。
ここで、ビデオカメラI4における画像の水平走査線が
525本であり、ラインメモ1月9の容量としては、1
画面分の画像データの175のデータを一度に格納でき
るとする。この場合、全画像データを取り込むためには
5回に分割して取り込む必要がある。
525本であり、ラインメモ1月9の容量としては、1
画面分の画像データの175のデータを一度に格納でき
るとする。この場合、全画像データを取り込むためには
5回に分割して取り込む必要がある。
上記のような画像データの取り込みを行う手順としては
、1回目の取り込みで画像データの内の第1〜第105
ライン(走査線)の画像データを取り込む。そして2回
目の取り込みでは第106〜第210ライン、3回目は
第211〜第315ライン、4回目は第316〜第42
0ライン、5回目は第421−第525ラインの画像デ
ータを取り込む。
、1回目の取り込みで画像データの内の第1〜第105
ライン(走査線)の画像データを取り込む。そして2回
目の取り込みでは第106〜第210ライン、3回目は
第211〜第315ライン、4回目は第316〜第42
0ライン、5回目は第421−第525ラインの画像デ
ータを取り込む。
このような画像データの取り込みを行うためにラインメ
モ1月9へ送る垂直同期パルスのタイミングや波形を作
るためのデータがRAM7に格納されている。
モ1月9へ送る垂直同期パルスのタイミングや波形を作
るためのデータがRAM7に格納されている。
外部からの同期信号は、同期信号分離回路2によって、
水平同期信号と垂直同期信号に分離される。水平同期信
号は、PLL回路3に入力され、PLL回路3、発振器
4および水平同期信号発生器5の働きにより、水平同期
信号発生器5から必要とされる水平同期パルスが出力さ
れる。この水平同期パルスはラインメモリ19およびD
MA装置6に入力される。
水平同期信号と垂直同期信号に分離される。水平同期信
号は、PLL回路3に入力され、PLL回路3、発振器
4および水平同期信号発生器5の働きにより、水平同期
信号発生器5から必要とされる水平同期パルスが出力さ
れる。この水平同期パルスはラインメモリ19およびD
MA装置6に入力される。
同期信号分離回路2によって分離された垂直同期信号は
、CPU9の割り込み端子に入力され、CPU9はDM
A装置6のRAMT内の垂直同期パルス作成のためのデ
ータの格納番地情報データを更新する。
、CPU9の割り込み端子に入力され、CPU9はDM
A装置6のRAMT内の垂直同期パルス作成のためのデ
ータの格納番地情報データを更新する。
DMA装置6は、垂直同期パルス作成のためのデータの
格納番地情報データを入力すると、該情報データに基づ
き、RAM7より垂直同期パルス作成のためのデータを
読み込む。そして水平同期信号発生器5から入力した水
平同期パルスをカウントし、垂直同期パルス作成のため
のデータに基づいたタイミングおよび波形にて水平同期
パルスと同期した垂直同期パルスをラインメモ1月9に
出力する。
格納番地情報データを入力すると、該情報データに基づ
き、RAM7より垂直同期パルス作成のためのデータを
読み込む。そして水平同期信号発生器5から入力した水
平同期パルスをカウントし、垂直同期パルス作成のため
のデータに基づいたタイミングおよび波形にて水平同期
パルスと同期した垂直同期パルスをラインメモ1月9に
出力する。
この垂直同期パルスは、ラインメモ月9では、画像デー
タ取り込みのイネーブル信号(取り込み開始)およびデ
ィセーブル信号(取り込み終了)として、データ取り込
みのタイミング制御に使われる。
タ取り込みのイネーブル信号(取り込み開始)およびデ
ィセーブル信号(取り込み終了)として、データ取り込
みのタイミング制御に使われる。
本実施例においては、画像データを5分割してラインメ
モ1月9に取り込むので、次のような動作となる。
モ1月9に取り込むので、次のような動作となる。
まず、同期信号分離回路2より垂直同期信号を入力した
CPU9は、前述の情報データをDMA装置6に送る。
CPU9は、前述の情報データをDMA装置6に送る。
DMA装置6はRAM7より垂直同期パルス作成のため
のデータを読み込むと、該データに基づき、イネーブル
信号である垂直同期パルスをラインメモリ19に送る。
のデータを読み込むと、該データに基づき、イネーブル
信号である垂直同期パルスをラインメモリ19に送る。
これによってラインメモ1月9は、画像データの取り込
みを開始する。そしてDMA装置6の内部カウンタによ
り入力した水平同期パルスの数をカウントし、第105
ライン目を示す水平同期パルスを入力し、第106ライ
ン目を示す水平同期パルスを入力する前にディセーブル
信号である垂直同期パルスをラインメモリ19に送る。
みを開始する。そしてDMA装置6の内部カウンタによ
り入力した水平同期パルスの数をカウントし、第105
ライン目を示す水平同期パルスを入力し、第106ライ
ン目を示す水平同期パルスを入力する前にディセーブル
信号である垂直同期パルスをラインメモリ19に送る。
これによってラインメモ1月9は、画像データの取り込
みを終了する。
みを終了する。
このようにしてラインメモ1月9に取り込まれた画像デ
ータはCPU9によって読み出され、デジタルインタフ
ェース回路13を介して外部に出力される。
ータはCPU9によって読み出され、デジタルインタフ
ェース回路13を介して外部に出力される。
CPU9は次の垂直同期信号を同期信号分離回路2より
入力すると、前回と同様にCPU9はDMA装置6に情
報データを送る。DMA装置6はRAM7より垂直同期
パルス作成のためのデータを読み込み、該データに基づ
いた垂直同期パルスを出力する。今回は、第106ライ
ンから第2105インまでの画像データをラインメモ1
月9に取り込むので、DMA装置6は内部カウンタによ
り、水平同期パルスをカウントし、第105ライン目を
示す水平同期パルスを入力し、第106ライン目を示す
水平同期パルスを入力する前にイネーブル信号である垂
直同期パルスをラインメモ1月9に送る。
入力すると、前回と同様にCPU9はDMA装置6に情
報データを送る。DMA装置6はRAM7より垂直同期
パルス作成のためのデータを読み込み、該データに基づ
いた垂直同期パルスを出力する。今回は、第106ライ
ンから第2105インまでの画像データをラインメモ1
月9に取り込むので、DMA装置6は内部カウンタによ
り、水平同期パルスをカウントし、第105ライン目を
示す水平同期パルスを入力し、第106ライン目を示す
水平同期パルスを入力する前にイネーブル信号である垂
直同期パルスをラインメモ1月9に送る。
そして第210ライン目を示す水平同期パルスを入力し
、第211ライン目を示す水平同期パルスを入力する前
にディセーブル信号である垂直同期パルスをラインメモ
リ19に送る。そしてラインメモリ19に取り込まれた
画像データはCPU9によって読み出され、デジタルイ
ンタフェース回路13を介して外部に出力される。
、第211ライン目を示す水平同期パルスを入力する前
にディセーブル信号である垂直同期パルスをラインメモ
リ19に送る。そしてラインメモリ19に取り込まれた
画像データはCPU9によって読み出され、デジタルイ
ンタフェース回路13を介して外部に出力される。
以下同様にして、垂直同期信号を入力するごとに予め決
められたタイミングでイネーブル信号およびディセーブ
ル信号をラインメモリ20に送り、ラインメモ1月9に
取り込まれた画像データがCPU9によって読み出され
、デジタルインフッニス回路13を介して外部に出力さ
れる。この動作を5回繰り返すことにより、1画面分の
画像データがすべて取り込まれ、外部へ出力される。
められたタイミングでイネーブル信号およびディセーブ
ル信号をラインメモリ20に送り、ラインメモ1月9に
取り込まれた画像データがCPU9によって読み出され
、デジタルインフッニス回路13を介して外部に出力さ
れる。この動作を5回繰り返すことにより、1画面分の
画像データがすべて取り込まれ、外部へ出力される。
以上のような構成により、ビデオカメラ14からの出力
されたリアルタイムの画像データから画面表示用の画像
信号とともに、任意のデジタル画像データを取り出すこ
とができる。
されたリアルタイムの画像データから画面表示用の画像
信号とともに、任意のデジタル画像データを取り出すこ
とができる。
CPU9は垂直同期信号が入力されるたびにDMA装置
6にRAMT内に格納されている垂直同期パルス作成の
ためのデータの格納番地情報データを再設定する処理を
行うが、垂直同期信号は数十msに1回程度しかCPU
9に入力されない。
6にRAMT内に格納されている垂直同期パルス作成の
ためのデータの格納番地情報データを再設定する処理を
行うが、垂直同期信号は数十msに1回程度しかCPU
9に入力されない。
さらに、垂直同期パルスの出力および出力のタイミング
をとるための水平同期パルスのカウントはDMA装置6
で行うので、CPU9の負荷は小さい したがって、CPU9は残った大多数の時間を、スイッ
チIIや表示装置12等のシステムコントロルに割くこ
とができ、システムの処理スピードの向上やリアルタイ
ム性の向上が可能である。
をとるための水平同期パルスのカウントはDMA装置6
で行うので、CPU9の負荷は小さい したがって、CPU9は残った大多数の時間を、スイッ
チIIや表示装置12等のシステムコントロルに割くこ
とができ、システムの処理スピードの向上やリアルタイ
ム性の向上が可能である。
また、以上のような構成により、専用の垂直同期信号発
生装置は必要なく、画像信号処理装置で内蔵しているC
PUに簡単なりMA装置を付加するだけで、システムコ
ントローラと垂直同期信号発生装置を兼ねることができ
る。
生装置は必要なく、画像信号処理装置で内蔵しているC
PUに簡単なりMA装置を付加するだけで、システムコ
ントローラと垂直同期信号発生装置を兼ねることができ
る。
また、本実施例の同期信号発生装置を用いれば、次のよ
うにして外部に出力する画像データを加工することによ
り、画像データを再生して表示するときに画面上に十字
型のカーソルを表示させることができる。
うにして外部に出力する画像データを加工することによ
り、画像データを再生して表示するときに画面上に十字
型のカーソルを表示させることができる。
スイッチ11を操作することにより、CPU9は、スイ
ッチ11の操作によって希望された垂直方向の1ライン
だけをハイレベルにするような、垂直同期パルスに同期
したパルス作成用データをRAM1内に作成する。そし
て、画像データをデジタルインタフェース回路13に出
力するときに、前記ブタにより作成したパルスを画像デ
ータに重ね合わせて出力することにより、再生画像に縦
線を表示することができる。
ッチ11の操作によって希望された垂直方向の1ライン
だけをハイレベルにするような、垂直同期パルスに同期
したパルス作成用データをRAM1内に作成する。そし
て、画像データをデジタルインタフェース回路13に出
力するときに、前記ブタにより作成したパルスを画像デ
ータに重ね合わせて出力することにより、再生画像に縦
線を表示することができる。
そして、水平同期信号発生回路5の出力をラインメモリ
20側より分岐し、モノマルチバイブレタを接続するこ
とにより、CPU9は他のスイッチ操作によって、希望
される水平ライン位置で1走査期間パルスを発生するよ
うにモノマルチバイブレークを設定する。画像データを
デジタルインタフェース回路13に出力するときに、前
記パルスを画像データに重ね合わせて出力することによ
り、再生画像に横線を表示することができる。
20側より分岐し、モノマルチバイブレタを接続するこ
とにより、CPU9は他のスイッチ操作によって、希望
される水平ライン位置で1走査期間パルスを発生するよ
うにモノマルチバイブレークを設定する。画像データを
デジタルインタフェース回路13に出力するときに、前
記パルスを画像データに重ね合わせて出力することによ
り、再生画像に横線を表示することができる。
また、本実施例では同期信号発生装置は、ラインメモリ
19への画像データの分割取り込みを行う際に垂直同期
パルスの出力タイミングを順次変えていくために使用さ
れているが、本同期信号発生装置の用途はこれに限るわ
けではない。垂直同期パルスの出力タイミングを動作中
に変える必要がある場合、または垂直同期パルスの長さ
を変える必要がある場合、または前記両方を変える必要
かある場合ならば他の装置にも適用できる。また本実施
例では処理速度の問題ため、水平同期パルスの出力につ
いては、CPUおよびDMA装置を用いなかったが、処
理速度が間に合うのであれば、水平同期パルスの出力に
もCPUおよびDMA装置を用いてもよい。
19への画像データの分割取り込みを行う際に垂直同期
パルスの出力タイミングを順次変えていくために使用さ
れているが、本同期信号発生装置の用途はこれに限るわ
けではない。垂直同期パルスの出力タイミングを動作中
に変える必要がある場合、または垂直同期パルスの長さ
を変える必要がある場合、または前記両方を変える必要
かある場合ならば他の装置にも適用できる。また本実施
例では処理速度の問題ため、水平同期パルスの出力につ
いては、CPUおよびDMA装置を用いなかったが、処
理速度が間に合うのであれば、水平同期パルスの出力に
もCPUおよびDMA装置を用いてもよい。
さらに、垂直同期パルス発生動作中に垂直同期パルスの
タイミングや波形を変更するためには、RAMT内に垂
直同期パルス作成のためのデータのコピーを持ち、すな
わち同一データを2つ格納しておき、そのうち一方のデ
ータがDMA装置6によって出力されている間に、他方
のデータを必要とされるものに加工して、垂直同期信号
による割り込みの時に、DMA装置6に加工されたデー
タのアドレスを与えることによって、垂直同期パルスの
切替えが容易にできる。
タイミングや波形を変更するためには、RAMT内に垂
直同期パルス作成のためのデータのコピーを持ち、すな
わち同一データを2つ格納しておき、そのうち一方のデ
ータがDMA装置6によって出力されている間に、他方
のデータを必要とされるものに加工して、垂直同期信号
による割り込みの時に、DMA装置6に加工されたデー
タのアドレスを与えることによって、垂直同期パルスの
切替えが容易にできる。
また、本実施例では、垂直同期パルス作成のためのデー
タをRAMT内に予め設定しておき、スイッチ11で選
択する構成としたが、CPU9が任意のデータをR,A
M 7に格納し、DMA装置6にその格納番地情報デ
ータを送る構成にしてもよい。
タをRAMT内に予め設定しておき、スイッチ11で選
択する構成としたが、CPU9が任意のデータをR,A
M 7に格納し、DMA装置6にその格納番地情報デ
ータを送る構成にしてもよい。
この場合外部にキーボード等の操作盤を設け、操作者が
キー人力により、任意のデータを設定し、CPU9がこ
れを読み込むようにすればよい。
キー人力により、任意のデータを設定し、CPU9がこ
れを読み込むようにすればよい。
以上のように本発明によれば、記憶手段に格納された複
数種類の垂直同期パルス作成のためのブタのうちの1種
類を選択手段で選択し、その選択された垂直同期パルス
作成のためのデータに基づいた垂直同期パルスを出力す
ることかできるので、必要とされる垂直同期パルスを容
易に選択して出力することができ、垂直同期パルスの変
更時の切替えも容易に行える。
数種類の垂直同期パルス作成のためのブタのうちの1種
類を選択手段で選択し、その選択された垂直同期パルス
作成のためのデータに基づいた垂直同期パルスを出力す
ることかできるので、必要とされる垂直同期パルスを容
易に選択して出力することができ、垂直同期パルスの変
更時の切替えも容易に行える。
また、記憶手段に格納する垂直同期パルス作成のための
データを変更することにより、出力する垂直同期パルス
の波形やタイミングを容易に変化させることができる。
データを変更することにより、出力する垂直同期パルス
の波形やタイミングを容易に変化させることができる。
第1図は本発明の同期信号発生装置を画像信号処理装置
に用いた実施例のブロック図、第2図は従来の同期信号
発生装置のプロ、り図である。 〔主要部分の符号の説明〕 ■ 同期信号発生装置、 2 ・同期信号分離回路、 3−P L L回路、 4パ発振回路、 5 ゛水平同期信号発生回路、 6−D M A装置、 7−−−−−−RA M 。 9−CP U 。 11・−・−スイッチ。
に用いた実施例のブロック図、第2図は従来の同期信号
発生装置のプロ、り図である。 〔主要部分の符号の説明〕 ■ 同期信号発生装置、 2 ・同期信号分離回路、 3−P L L回路、 4パ発振回路、 5 ゛水平同期信号発生回路、 6−D M A装置、 7−−−−−−RA M 。 9−CP U 。 11・−・−スイッチ。
Claims (1)
- 【特許請求の範囲】 画像信号の1水平走査の開始を示す水平同期パルスを出
力する水平同期信号発生手段と、 前記画像信号の1フィールドあるいは1フレームの開始
を示す垂直同期パルスを複数種類作成するための複数種
類のデータを格納する記憶手段と、前記複数種類のデー
タのうちのいずれか1種類のデータを選択する選択手段
と、 前記選択手段にて選択された前記1種類のデータを前記
記憶手段より読み出し、該データに基づいて垂直同期パ
ルスを作成して出力する垂直同期信号発生手段と を備えたことを特徴とする同期信号発生装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2172236A JPH0461564A (ja) | 1990-06-29 | 1990-06-29 | 同期信号発生装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2172236A JPH0461564A (ja) | 1990-06-29 | 1990-06-29 | 同期信号発生装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0461564A true JPH0461564A (ja) | 1992-02-27 |
Family
ID=15938141
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2172236A Pending JPH0461564A (ja) | 1990-06-29 | 1990-06-29 | 同期信号発生装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0461564A (ja) |
-
1990
- 1990-06-29 JP JP2172236A patent/JPH0461564A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0366871B1 (en) | Apparatus for processing video signal | |
| KR100221742B1 (ko) | 영상표시장치 | |
| JPH0438081A (ja) | ビデオ信号切換装置 | |
| JPH0638644B2 (ja) | 文字図形表示回路 | |
| JPH0267083A (ja) | ズーム機能のためのアドレス発生回路 | |
| JPH0622197A (ja) | 画像処理装置 | |
| JPS61131976A (ja) | 画像処理装置 | |
| JPS6194479A (ja) | 表示装置 | |
| US5812212A (en) | Image displaying apparatus | |
| US5841445A (en) | Image displaying apparatus | |
| JPH03192392A (ja) | 映像信号出力装置 | |
| JPH0461564A (ja) | 同期信号発生装置 | |
| JPS6026350B2 (ja) | 複数画像画面合成装置 | |
| JP2918049B2 (ja) | ピクチャ・イン・ピクチャのための記憶方法 | |
| JPH05127646A (ja) | 表示装置 | |
| JPH0817477B2 (ja) | 画像情報変換装置 | |
| KR100241443B1 (ko) | 격행주사 모드-순차주사 모드 변환회로 | |
| JPH0431892A (ja) | ビデオ信号表示装置 | |
| JPH06292152A (ja) | 映像信号変換装置 | |
| JP2537250B2 (ja) | 情報信号処理装置 | |
| JPH03287299A (ja) | 画像拡大縮小装置 | |
| JPH01248879A (ja) | アドレス制御回路 | |
| JPS63169184A (ja) | 多画面表示のカラ−テレビジヨン受像機 | |
| JPS61223988A (ja) | 画像処理装置 | |
| JPH03207177A (ja) | 縮小画面表示装置 |