JPH0462097B2 - - Google Patents
Info
- Publication number
- JPH0462097B2 JPH0462097B2 JP60129625A JP12962585A JPH0462097B2 JP H0462097 B2 JPH0462097 B2 JP H0462097B2 JP 60129625 A JP60129625 A JP 60129625A JP 12962585 A JP12962585 A JP 12962585A JP H0462097 B2 JPH0462097 B2 JP H0462097B2
- Authority
- JP
- Japan
- Prior art keywords
- bus
- signal
- period
- devices
- reqe
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Bus Control (AREA)
Description
【発明の詳細な説明】
〔概要〕
バス制御方式であつて、複数の装置がバスを共
用し、バスの管理をバス制御装置によつて行うシ
ステムにおいて、バス制御装置に各装置のバス使
用可能期間を出力する手段を設け、それぞれの装
置に優先順位判定手段を設け、バスの使用の優先
度と使用許可期間を制御し、バス処理の速度向上
を可能とする。
用し、バスの管理をバス制御装置によつて行うシ
ステムにおいて、バス制御装置に各装置のバス使
用可能期間を出力する手段を設け、それぞれの装
置に優先順位判定手段を設け、バスの使用の優先
度と使用許可期間を制御し、バス処理の速度向上
を可能とする。
本発明はバス制御装置とバスを共用する複数の
装置とからなるシステムにおけるバス制御方式に
関するものである。
装置とからなるシステムにおけるバス制御方式に
関するものである。
中央処理装置システムは、複数の装置の共用す
るバスを用いてデータの授受を行つている。この
バスの使用状態は、バス制御装置によつて管理さ
れ、各装置がバスを使用する場合には、バス要求
信号をバス制御装置に送出して、バス制御装置の
許可を得て、バスの使用を行つている。
るバスを用いてデータの授受を行つている。この
バスの使用状態は、バス制御装置によつて管理さ
れ、各装置がバスを使用する場合には、バス要求
信号をバス制御装置に送出して、バス制御装置の
許可を得て、バスの使用を行つている。
従つて、バス要求信号を送出してから、バス使
用の開始されるまでの時間を短縮することが、シ
ステムの処理速度を向上することに必要であり、
高速のバス処理が行えるバス制御方式が要望され
ている。
用の開始されるまでの時間を短縮することが、シ
ステムの処理速度を向上することに必要であり、
高速のバス処理が行えるバス制御方式が要望され
ている。
従来の構成は第６図に示すようになつている。
即ち、各装置１−１〜１−ｎはバス４に接続さ
れ、このバス４を共用使用する。バス制御装置２
には、各装置１−１〜１−ｎのバス使用の優先順
位を決定する優先順位決定回路２−２か設けてあ
る。
即ち、各装置１−１〜１−ｎはバス４に接続さ
れ、このバス４を共用使用する。バス制御装置２
には、各装置１−１〜１−ｎのバス使用の優先順
位を決定する優先順位決定回路２−２か設けてあ
る。
若し、例えば装置１−２がバスを使用しようと
すると、バス要求信号（REQ2）をバス制御装置
２に送出する。バス制御装置２は、このバス要求
信号（REQ2）を優先順位決定回路２−２にて受
信して、入力されたバス要求信号に許可を与える
か優先順位をしらべる。
すると、バス要求信号（REQ2）をバス制御装置
２に送出する。バス制御装置２は、このバス要求
信号（REQ2）を優先順位決定回路２−２にて受
信して、入力されたバス要求信号に許可を与える
か優先順位をしらべる。
若し、許可を与えるのであれば、肯定信号
（ACK2信号）を装置１−２の送出する。勿論、
不許可であれば、装置１−２は待たされることと
なる。
（ACK2信号）を装置１−２の送出する。勿論、
不許可であれば、装置１−２は待たされることと
なる。
肯定信号（ACK2信号）を受信した装置１−２
はビジー（BSY）信号を送出してバスの使用を
開始する。このビジー（BSY）信号は、各装置
間でオープンコレクタ出力を入力として、１本の
線で接続させており、他装置のバス要求信号がバ
ス制御装置２に出力されるのを禁止する。此の禁
止は、装置１−２のバス使用が終了すると解除さ
れる。
はビジー（BSY）信号を送出してバスの使用を
開始する。このビジー（BSY）信号は、各装置
間でオープンコレクタ出力を入力として、１本の
線で接続させており、他装置のバス要求信号がバ
ス制御装置２に出力されるのを禁止する。此の禁
止は、装置１−２のバス使用が終了すると解除さ
れる。
従つて、バス使用のタイムチヤートは、第５図
に示すようになる。即ち、装置１−１と装置１−
２とが同時にバス要求信号（REQ1，REQ2）を
出力すると、優先順位決定回路２−２は優先順位
の判定を行い、優先度の高い装置１−２を決定し
て、Ａ点で肯定（ACK2）信号を装置１−２に送
出する。装置１−２はビジー（BSY）信号を出
力して他装置のバス要求信号を装置１−２のバス
使用終了まで禁止する。終了するとＢ点にてビジ
ー（BSY）信号をオフとして、禁止を解除して、
装置１−１の優先判定を開始し、Ｃ点にて装置１
−１がバス使用を開始する。
に示すようになる。即ち、装置１−１と装置１−
２とが同時にバス要求信号（REQ1，REQ2）を
出力すると、優先順位決定回路２−２は優先順位
の判定を行い、優先度の高い装置１−２を決定し
て、Ａ点で肯定（ACK2）信号を装置１−２に送
出する。装置１−２はビジー（BSY）信号を出
力して他装置のバス要求信号を装置１−２のバス
使用終了まで禁止する。終了するとＢ点にてビジ
ー（BSY）信号をオフとして、禁止を解除して、
装置１−１の優先判定を開始し、Ｃ点にて装置１
−１がバス使用を開始する。
この従来の方式では、バス要求信号が優先順位
決定回路にて判定されて許可されるとバスの使用
が行われ、使用の可否を判定する分、処理時間が
遅くなると云う問題があつた。
決定回路にて判定されて許可されるとバスの使用
が行われ、使用の可否を判定する分、処理時間が
遅くなると云う問題があつた。
本発明は、このような点にかんがみて創作され
たもので、簡易な構成でバス処理の速いバス制御
方式を提供することを目的としている。
たもので、簡易な構成でバス処理の速いバス制御
方式を提供することを目的としている。
第１図は本発明のバス制御方式の原理ブロツク
図を示す。
図を示す。
本発明によればこの問題点は、バスを共通使用
する複数の装置１−１〜１−ｎと前記バスの使用
状態を管理するバス制御装置２とからなるシステ
ムにおいて、 前記バス制御装置２には、前記各装置１−１〜
１−ｎから入力されるアクセスモードに基づきバ
ス使用可能期間情報を得て、バス使用可能期間信
号（REQE）を前記各装置１−１〜１−ｎに送出
すると共にバス使用権を獲得した装置以外の装置
からバス使用要求信号（REQn）が送出されてい
れば前記バスの使用可能期間の終了前に期間最終
状態表示信号（REQEバー）を前記各装置１−１
〜１−ｎに送出するアクセスモード制御回路２−
１を備え、 前記各装置１−１〜１−ｎには、前記期間最終
状態表示信号（REQEバー）が送出されている期
間に自装置のバス使用要求信号（REQn）と他装
置からのバス使用要求信号の否定信号との論理積
によりバス使用権を決定する優先順位判定手段３
−１〜３−ｎを備え、 前記バス制御装置２は前記各装置１−１〜１−
ｎの中のバス使用権を獲得した装置から送出され
る前記アクセスモードに基づいて前記バス使用可
能期間信号（REQE）を出力することにより所定
の期間にわたりバス使用権を獲得した前記装置に
前記バスを継続使用させると共に、前記バスの使
用可能期間の終了前に出力される前記期間最終状
態表示信号（REQEバー）により前記優先順位判
定手段３−１〜３−ｎにおいて次の期間のバス使
用権を決定させることを特徴とするバス制御装置
により解決させる。
する複数の装置１−１〜１−ｎと前記バスの使用
状態を管理するバス制御装置２とからなるシステ
ムにおいて、 前記バス制御装置２には、前記各装置１−１〜
１−ｎから入力されるアクセスモードに基づきバ
ス使用可能期間情報を得て、バス使用可能期間信
号（REQE）を前記各装置１−１〜１−ｎに送出
すると共にバス使用権を獲得した装置以外の装置
からバス使用要求信号（REQn）が送出されてい
れば前記バスの使用可能期間の終了前に期間最終
状態表示信号（REQEバー）を前記各装置１−１
〜１−ｎに送出するアクセスモード制御回路２−
１を備え、 前記各装置１−１〜１−ｎには、前記期間最終
状態表示信号（REQEバー）が送出されている期
間に自装置のバス使用要求信号（REQn）と他装
置からのバス使用要求信号の否定信号との論理積
によりバス使用権を決定する優先順位判定手段３
−１〜３−ｎを備え、 前記バス制御装置２は前記各装置１−１〜１−
ｎの中のバス使用権を獲得した装置から送出され
る前記アクセスモードに基づいて前記バス使用可
能期間信号（REQE）を出力することにより所定
の期間にわたりバス使用権を獲得した前記装置に
前記バスを継続使用させると共に、前記バスの使
用可能期間の終了前に出力される前記期間最終状
態表示信号（REQEバー）により前記優先順位判
定手段３−１〜３−ｎにおいて次の期間のバス使
用権を決定させることを特徴とするバス制御装置
により解決させる。
各装置は、自身の優先順位判定手段によつて、
優先順位を判定して、バス制御装置のバス使用可
能期間を出力する手段２−１に基づいて、バス使
用を開始し、手段２−１と装置自らの終了によつ
て、バスの開放を行う。
優先順位を判定して、バス制御装置のバス使用可
能期間を出力する手段２−１に基づいて、バス使
用を開始し、手段２−１と装置自らの終了によつ
て、バスの開放を行う。
従つて、バス要求信号を出力する時に、既に優
先順位は判定され、優先順位決定が速く行われ、
処理速度を向上する。
先順位は判定され、優先順位決定が速く行われ、
処理速度を向上する。
第２図は本発明の実施例であつて、バスサイク
ルの１周期を１スロツトと定め、装置が７台とし
て示す。各装置１−１〜１−７に優先判定手段３
−１〜３−７が設けてある。この優先判定手段３
−１〜３−７はそれぞれ図に示すように論理積回
路（AND回路）５−１〜５−７とフリツプフロ
ツプ回路（FF回路）６−１〜６−７とで構成さ
れている。
ルの１周期を１スロツトと定め、装置が７台とし
て示す。各装置１−１〜１−７に優先判定手段３
−１〜３−７が設けてある。この優先判定手段３
−１〜３−７はそれぞれ図に示すように論理積回
路（AND回路）５−１〜５−７とフリツプフロ
ツプ回路（FF回路）６−１〜６−７とで構成さ
れている。
優先判定手段３−１を例に説明を行う。AND
回路５−１は装置１−２〜１−７のバス要求信号
REQ2〜REQ7が何れも出力されてない状態で、
然もバス使用可能期間を出力する手段２−１の使
用許可信号（REQE信号）が許可状態、即ち論理
‘1'なる際に、「通」状態となる。なお使用許可
信号（REQE信号）に付いては後述する。
回路５−１は装置１−２〜１−７のバス要求信号
REQ2〜REQ7が何れも出力されてない状態で、
然もバス使用可能期間を出力する手段２−１の使
用許可信号（REQE信号）が許可状態、即ち論理
‘1'なる際に、「通」状態となる。なお使用許可
信号（REQE信号）に付いては後述する。
従つて、装置１−１は優先度の最も低い装置で
あり、順次優先度は高くなり、装置１−７が最も
優先度が高い。「通」状態となつたAND回路５−
１の出力はFF回路６−１に入力されて、FF回路
６−１は論理‘1'を出力する。この出力を肯定信
号（ACK1）とする。
あり、順次優先度は高くなり、装置１−７が最も
優先度が高い。「通」状態となつたAND回路５−
１の出力はFF回路６−１に入力されて、FF回路
６−１は論理‘1'を出力する。この出力を肯定信
号（ACK1）とする。
装置１−１は自装置のアクセス時間をカウント
して、アクセスが終了すると、アクセス終了の最
終スロツト信号でFF回路６−１をリセツトして
ACK1を論理‘0'とする。
して、アクセスが終了すると、アクセス終了の最
終スロツト信号でFF回路６−１をリセツトして
ACK1を論理‘0'とする。
バス使用可能期間を出力する手段（アクセスモ
ード制御回路）２−１は、第４図に示すように構
成されている。例えば、装置１−２がアクセスを
する場合のバス占有サイクル数（アクセス・モー
ド）をデコーダ２−１０にて解読する。若し、解
読した結果４スロツトであると、アンド回路２−
１３の一方入力端を論理‘1'とする。
ード制御回路）２−１は、第４図に示すように構
成されている。例えば、装置１−２がアクセスを
する場合のバス占有サイクル数（アクセス・モー
ド）をデコーダ２−１０にて解読する。若し、解
読した結果４スロツトであると、アンド回路２−
１３の一方入力端を論理‘1'とする。
各装置より、この例の場合REQ2がオン状態で
あり、オア回路２−２１を介してアンド回路２−
２２に入力され使用許可信号（REQE信号）がオ
ンであると、アンド回路２−２２は、論理‘1'を
出力して、FF回路２−１７に入力される。この
FF回路２−１７はバスサイクルと同じクロツク
で作動し、３スロツト目でアンド回路２−１３の
他端を論理‘1'とする。
あり、オア回路２−２１を介してアンド回路２−
２２に入力され使用許可信号（REQE信号）がオ
ンであると、アンド回路２−２２は、論理‘1'を
出力して、FF回路２−１７に入力される。この
FF回路２−１７はバスサイクルと同じクロツク
で作動し、３スロツト目でアンド回路２−１３の
他端を論理‘1'とする。
即ち、第５図に示すように４スロツト占有サイ
クルの(g)波形の３スロツト目で、オア回路２−１
５を介してREQE信号、第５図の(h)信号を出力す
る。この３スロツト〜４スロツト間、即ち、最終
スロツトでREQEオンの判定を行う。
クルの(g)波形の３スロツト目で、オア回路２−１
５を介してREQE信号、第５図の(h)信号を出力す
る。この３スロツト〜４スロツト間、即ち、最終
スロツトでREQEオンの判定を行う。
即ち、装置１−１のアクセス要求がこの最終ス
ロツトで許可可否が判定されて、上記した同じ工
程をへてバスの使用が行われる。
ロツトで許可可否が判定されて、上記した同じ工
程をへてバスの使用が行われる。
以上の動作説明は、装置１−１に付いて行つた
が、他装置１−２〜１−７についても同様である
ことは勿論である。
が、他装置１−２〜１−７についても同様である
ことは勿論である。
本発明のタイムチヤートを第３図に示す。図に
示すように、装置１−１と装置１−２がバスを要
求をするとすると、装置１−１はバス要求信号
（REQ1）を自らの判定回路に、装置１−２はバ
ス要求信号（REQ2）を自らの判定回路とプライ
オリテイの低い装置１−１の判定回路に出力す
る。この時使用許可信号REQE信号がオンであつ
た場合、各装置間の判定回路の判定でREQ2の方
がREQ1より優先度高いと判定し、装置１−２は
直ちに、バス使用を開始する。
示すように、装置１−１と装置１−２がバスを要
求をするとすると、装置１−１はバス要求信号
（REQ1）を自らの判定回路に、装置１−２はバ
ス要求信号（REQ2）を自らの判定回路とプライ
オリテイの低い装置１−１の判定回路に出力す
る。この時使用許可信号REQE信号がオンであつ
た場合、各装置間の判定回路の判定でREQ2の方
がREQ1より優先度高いと判定し、装置１−２は
直ちに、バス使用を開始する。
バス制御装置はバス使用期間REQE信号をオフ
として他装置のREQn信号をデイスエイブルし、
最終スロツトにてREQE信号をオンにして他装置
のバス要求信号を判定回路内でイネーブルする。
として他装置のREQn信号をデイスエイブルし、
最終スロツトにてREQE信号をオンにして他装置
のバス要求信号を判定回路内でイネーブルする。
従つて、優先順位を決定する時間が最終スロツ
トにて行われ短縮されることとなる。
トにて行われ短縮されることとなる。
以上述べてきたように、本発明によれば、極め
て簡易な構成で、バス制御処理が高速に行え、処
理装置の処理速度を向上することができ、実用的
に極めて有用である。
て簡易な構成で、バス制御処理が高速に行え、処
理装置の処理速度を向上することができ、実用的
に極めて有用である。
第１図は本発明のバス制御方式の原理ブロツク
図、第２図は本発明の実施例のブロツク図、第３
図は本発明のタイムチヤート、第４図は本発明の
アクセスモード制御回路のブロツク図、第５図は
アクセスモード制御回路のタイムチヤート、第６
図は従来のバス制御方式を説明するためのブロツ
ク図、第７図は従来のタイムチヤートである。 図において、１−１〜１−ｎは装置、２はバス
制御装置、２−１はアクセス・モード制御回路、
３−１〜３−ｎは優先順位判定手段、４はバスを
示す。
図、第２図は本発明の実施例のブロツク図、第３
図は本発明のタイムチヤート、第４図は本発明の
アクセスモード制御回路のブロツク図、第５図は
アクセスモード制御回路のタイムチヤート、第６
図は従来のバス制御方式を説明するためのブロツ
ク図、第７図は従来のタイムチヤートである。 図において、１−１〜１−ｎは装置、２はバス
制御装置、２−１はアクセス・モード制御回路、
３−１〜３−ｎは優先順位判定手段、４はバスを
示す。
Claims (1)
- 【特許請求の範囲】 １ バスを共通使用する複数の装置１−１〜１−
ｎと前記バスの使用状態を管理するバス制御装置
２とからなるシステムにおいて、 前記バス制御装置２には、前記各装置１−１〜
１−ｎから入力されるアクセスモードに基づきバ
ス使用可能期間情報を得て、バス使用可能期間信
号（REQE）を前記各装置１−１〜１−ｎに送出
すると共にバス使用権を獲得した装置以外の装置
からバス使用要求信号（REQn）が送出されてい
れば前記バスの使用可能期間の終了前に期間最終
状態表示信号（REQEバー）を前記各装置１−１
〜１−ｎに送出するアクセスモード制御回路２−
１を備え、 前記各装置１−１〜１−ｎには、前記期間最終
状態表示信号（REQEバー）が送出されている期
間に自装置のバス使用要求信号（REQn）と他装
置からのバス使用要求信号の否定信号との論理積
によりバス使用権を決定する優先順位判定手段３
−１〜３−ｎを備え、 前記バス制御装置２は前記各装置１−１〜１−
ｎの中のバス使用権を獲得した装置から送出され
る前記アクセスモードに基づいて前記バス使用可
能期間信号（REQE）を出力することにより所定
の期間にわたりバス使用権を獲得した前記装置に
前記バスを継続使用させると共に、前記バスの使
用可能期間の終了前に出力される前記期間最終状
態表示信号（REQEバー）により前記優先順位判
定手段３−１〜３−ｎにおいて次の期間のバス使
用権を決定させることを特徴とするバス制御装
置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12962585A JPS621054A (ja) | 1985-06-13 | 1985-06-13 | バス制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12962585A JPS621054A (ja) | 1985-06-13 | 1985-06-13 | バス制御装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS621054A JPS621054A (ja) | 1987-01-07 |
| JPH0462097B2 true JPH0462097B2 (ja) | 1992-10-05 |
Family
ID=15014107
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12962585A Granted JPS621054A (ja) | 1985-06-13 | 1985-06-13 | バス制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS621054A (ja) |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5430626B2 (ja) * | 1974-05-22 | 1979-10-02 | ||
| JPS594733B2 (ja) * | 1975-11-10 | 1984-01-31 | 日本電気株式会社 | キヨウツウバスセイギヨカイロ |
| JPS5932808B2 (ja) * | 1979-09-20 | 1984-08-11 | 松下電器産業株式会社 | バス制御方式 |
| JPS59177628A (ja) * | 1983-03-28 | 1984-10-08 | Nec Corp | バス制御回路 |
-
1985
- 1985-06-13 JP JP12962585A patent/JPS621054A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS621054A (ja) | 1987-01-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7305510B2 (en) | Multiple master buses and slave buses transmitting simultaneously | |
| EP0343770B1 (en) | Multi-bus microcomputer system with bus arbitration | |
| US5603050A (en) | Direct memory access controller having programmable timing | |
| US20020062414A1 (en) | Multi-master computer system with overlapped read and write operations and scalable address pipelining | |
| US6782433B2 (en) | Data transfer apparatus | |
| JP4308578B2 (ja) | 集積回路装置のバスアービター | |
| US6532507B1 (en) | Digital signal processor and method for prioritized access by multiple core processors to shared device | |
| US5931931A (en) | Method for bus arbitration in a multiprocessor system | |
| JPH0462097B2 (ja) | ||
| JPS594733B2 (ja) | キヨウツウバスセイギヨカイロ | |
| JP4666143B2 (ja) | データ転送処理装置 | |
| JPH081632B2 (ja) | 共有バスを有するデータ処理システムおよびその優先度決定回路 | |
| JP3240863B2 (ja) | 調停回路 | |
| JP2000276437A (ja) | Ｄｍａ制御装置 | |
| JP2848082B2 (ja) | Ｄｍａバス調停方式 | |
| JPH10334042A (ja) | バス調停制御装置及びバス調停制御方法並びにバス調停制御プログラムを記録した記録媒体 | |
| JPH04250553A (ja) | プログラマブルコントローラ | |
| JPS61182158A (ja) | コモンバス占有方式 | |
| JP2556290B2 (ja) | バス調停装置 | |
| JPH05204841A (ja) | 情報処理装置用バス | |
| JPH04225458A (ja) | コンピュータ | |
| JPH03137754A (ja) | 共有メモリのアクセス制御方式 | |
| JP2996172B2 (ja) | コンピュータシステム | |
| JPH0991247A (ja) | バス調停装置 | |
| JPH09231163A (ja) | Ｉｏブリッジ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |