JPH046210Y2 - - Google Patents
Info
- Publication number
- JPH046210Y2 JPH046210Y2 JP1985203952U JP20395285U JPH046210Y2 JP H046210 Y2 JPH046210 Y2 JP H046210Y2 JP 1985203952 U JP1985203952 U JP 1985203952U JP 20395285 U JP20395285 U JP 20395285U JP H046210 Y2 JPH046210 Y2 JP H046210Y2
- Authority
- JP
- Japan
- Prior art keywords
- chip
- insulating layer
- adhesive
- pattern
- cutting
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Description
【考案の詳細な説明】
イ 産業上の利用分野
本考案はICチツプの電気的接続の際の絶縁部
分の絶縁保護に関する。
分の絶縁保護に関する。
ロ 従来の技術
ICチツプの表面は第４図に示すようにリード
線又はワイヤ３が接続されるパツド１の部分を残
して絶縁層（パツシベーシヨン）２が形成されて
いるが、この絶縁層はSiウエハー上に形成された
ICを個々のチツプに切断する工程で肩の所Ｓが
欠けて半導体が露出していることがあり、ICチ
ツプを基板の回路パターンとをワイヤボンデイン
グしたとき、ワイヤ３が垂れてこの絶縁層の欠け
た部分に当り、絶縁不良とか短絡事故を起すこと
があつた。なお欠けがなくても、ワイヤ３がIC
チツプ側面に触れて短絡することもある。また後
述する異方導電性接着剤を用いてICチツプと基
板の導電パターンとの間を接続する場合にも、こ
の異方導電性接着剤が絶縁層２の欠けた部分に付
着して、上述ワイヤボンデイングの場合と同様の
トラブルを起こす可能性がある。このようなトラ
ブルの解決策として、ICチツプ側面に絶縁層を
形成することが考えられる。トランジスタにおい
て半導体ペレツトのpn接続が露出している側面
を絶縁膜で被覆して耐電圧性を向上する方法とし
て、ウエハを個々のペレツトに切断後、各ペレツ
ト側面に絶縁ワニスおよびその上に更にゴム状レ
ジンを塗装する方法が特開昭56−62327号で提案
されてる。しかしこの方法を本考案の目的に適用
する場合、個々のICチツプに切断後、ICチツプ
個々に絶縁層を形成するので甚だ非量産的であ
る。
線又はワイヤ３が接続されるパツド１の部分を残
して絶縁層（パツシベーシヨン）２が形成されて
いるが、この絶縁層はSiウエハー上に形成された
ICを個々のチツプに切断する工程で肩の所Ｓが
欠けて半導体が露出していることがあり、ICチ
ツプを基板の回路パターンとをワイヤボンデイン
グしたとき、ワイヤ３が垂れてこの絶縁層の欠け
た部分に当り、絶縁不良とか短絡事故を起すこと
があつた。なお欠けがなくても、ワイヤ３がIC
チツプ側面に触れて短絡することもある。また後
述する異方導電性接着剤を用いてICチツプと基
板の導電パターンとの間を接続する場合にも、こ
の異方導電性接着剤が絶縁層２の欠けた部分に付
着して、上述ワイヤボンデイングの場合と同様の
トラブルを起こす可能性がある。このようなトラ
ブルの解決策として、ICチツプ側面に絶縁層を
形成することが考えられる。トランジスタにおい
て半導体ペレツトのpn接続が露出している側面
を絶縁膜で被覆して耐電圧性を向上する方法とし
て、ウエハを個々のペレツトに切断後、各ペレツ
ト側面に絶縁ワニスおよびその上に更にゴム状レ
ジンを塗装する方法が特開昭56−62327号で提案
されてる。しかしこの方法を本考案の目的に適用
する場合、個々のICチツプに切断後、ICチツプ
個々に絶縁層を形成するので甚だ非量産的であ
る。
ハ 考案が解決しようとする問題点
本考案はICチツプにおける絶縁層の欠け等に
よるIC実装時の絶縁関係のトラブルを解消する
量産的なICチツプの構造を提供しようとするも
のである。
よるIC実装時の絶縁関係のトラブルを解消する
量産的なICチツプの構造を提供しようとするも
のである。
ニ 問題点解決のための手段
ICチツプ側面の電極を形成した面から見て下
部に突出段を周設し、この断面および、この段よ
り上方のICチツプ側面に絶縁層を形成した。
部に突出段を周設し、この断面および、この段よ
り上方のICチツプ側面に絶縁層を形成した。
ホ 作用
第１図に示すようにICチツプICの側面に絶縁
層４を設けることにより、ICチツプと基板の導
体パターンとを電気的に接続する導体がICチツ
プの上面の肩や側面に接触して絶縁不良、短絡等
を起すというトラブルが防がれる。そしてこの
ICチツプ側面の絶縁層がICチツプ側面に周設さ
れた突出段より上方に形成されているので、IC
製造過程で、半導体ウエハ上の各ICパターンの
境界を切断する前に、幅の広い溝を切つてこの溝
内に絶縁層を形成した後、薄いカツターでこの溝
の底を切断すると云う加工法が採用できるように
なる結果、量産性と云う目的を達成することが可
能となる。
層４を設けることにより、ICチツプと基板の導
体パターンとを電気的に接続する導体がICチツ
プの上面の肩や側面に接触して絶縁不良、短絡等
を起すというトラブルが防がれる。そしてこの
ICチツプ側面の絶縁層がICチツプ側面に周設さ
れた突出段より上方に形成されているので、IC
製造過程で、半導体ウエハ上の各ICパターンの
境界を切断する前に、幅の広い溝を切つてこの溝
内に絶縁層を形成した後、薄いカツターでこの溝
の底を切断すると云う加工法が採用できるように
なる結果、量産性と云う目的を達成することが可
能となる。
ヘ 実施例
第１図は本考案の一実施例を示す。ICはICチ
ツプで、１はボンデイング用パツド、２はICチ
ツプ表面に形成された絶縁層、４が本考案に係る
絶縁層で、本考案の外観上の特徴はICチツプの
側面に段５が形成されていて、この段の上面から
側面にかけて絶縁層４が形成されていることであ
る。この段５はこの実施例における絶縁層４の形
成方法に由来する。ICは一枚のシリコンウエハ
ーに多数形成され、これを個々に切断分離して一
個一個のICチツプにするのであるが、ウエハー
上の個々の間隔は通常150μｍ程度である。この
実施例では切断工程を前後２段階に分け、前段階
では個々のICパターンの間を厚さ数十μｍのカ
ツターでウエハーの厚さの60％程度まで切り込ん
で溝を作る。その後ウエハー上に感光性レジスト
を塗布し、マスクをかけて露光し、上記溝の部分
だけレジストを硬化させて他の部分のレジストを
除去し、その後、後段の切断工程で、前段工程の
カツターより薄いカツターで上記溝の中央を切断
して個々のICチツプを分離する。段５はこの２
段の切断工程によつて形成されたもので、絶縁層
４はホトレジストの層である。この実施例で絶縁
層４はパツシベーシヨン膜２と同質の層即ち酸化
珪素、窒化珪素等でもよい。この場合、パツシベ
ーシヨン膜２を形成する前に各ICパターンの間
に上述と同様の溝を形成しておいて、パツシベー
シヨン形成処理を行い、パツシベーシヨン膜２と
絶縁層４を同時に形成して後、各ICチツプに切
断する。
ツプで、１はボンデイング用パツド、２はICチ
ツプ表面に形成された絶縁層、４が本考案に係る
絶縁層で、本考案の外観上の特徴はICチツプの
側面に段５が形成されていて、この段の上面から
側面にかけて絶縁層４が形成されていることであ
る。この段５はこの実施例における絶縁層４の形
成方法に由来する。ICは一枚のシリコンウエハ
ーに多数形成され、これを個々に切断分離して一
個一個のICチツプにするのであるが、ウエハー
上の個々の間隔は通常150μｍ程度である。この
実施例では切断工程を前後２段階に分け、前段階
では個々のICパターンの間を厚さ数十μｍのカ
ツターでウエハーの厚さの60％程度まで切り込ん
で溝を作る。その後ウエハー上に感光性レジスト
を塗布し、マスクをかけて露光し、上記溝の部分
だけレジストを硬化させて他の部分のレジストを
除去し、その後、後段の切断工程で、前段工程の
カツターより薄いカツターで上記溝の中央を切断
して個々のICチツプを分離する。段５はこの２
段の切断工程によつて形成されたもので、絶縁層
４はホトレジストの層である。この実施例で絶縁
層４はパツシベーシヨン膜２と同質の層即ち酸化
珪素、窒化珪素等でもよい。この場合、パツシベ
ーシヨン膜２を形成する前に各ICパターンの間
に上述と同様の溝を形成しておいて、パツシベー
シヨン形成処理を行い、パツシベーシヨン膜２と
絶縁層４を同時に形成して後、各ICチツプに切
断する。
第２図は本考案に係るICチツプを異方導電性
接着剤Ｆを用いてプリント基板Ｂに接着すると共
に、ICチツプのボンデイング用パツド１とプリ
ント基板上の導体パターンＰとを電気的に接続し
た状態を示す。Ｌはカバーレイである。異方導電
性接着剤は、接着剤層の厚さ方向には導電性を有
するが層面と平行には導電性を持たないので、一
つのパツドとそれと対向しているプリントパター
ンとの間は電気的に導通するが、隣同士のパツド
及びプリントパターン間は絶縁されており、IC
チツプを基板に接着する一工程で、ICの回路接
続も完了し、各ボンデイングパツドとプリントパ
ターンを一々接続する必要がない。所がこの接着
工程ではICチツプをプリント基板に加圧接着す
るので、そのとき異方導電接着剤が横方向に流れ
て一部がICチツプの周囲に押出され、盛上つて
ICチツプの側面に付着する。このとき第４図に
示すようにパツシベーシヨン膜の角の所が欠けて
いると、上記接着剤とICチツプの半導体とが接
触して、プリントパターンとの間が導通してしま
うことがあるが、本考案ICチツプは側面に絶縁
層４が形成してあるので、そのような事態は発生
せず、接着剤ＦのICチツプ周囲の盛上りはICチ
ツプの封止効果をもたらして却つて望ましいもの
となる。
接着剤Ｆを用いてプリント基板Ｂに接着すると共
に、ICチツプのボンデイング用パツド１とプリ
ント基板上の導体パターンＰとを電気的に接続し
た状態を示す。Ｌはカバーレイである。異方導電
性接着剤は、接着剤層の厚さ方向には導電性を有
するが層面と平行には導電性を持たないので、一
つのパツドとそれと対向しているプリントパター
ンとの間は電気的に導通するが、隣同士のパツド
及びプリントパターン間は絶縁されており、IC
チツプを基板に接着する一工程で、ICの回路接
続も完了し、各ボンデイングパツドとプリントパ
ターンを一々接続する必要がない。所がこの接着
工程ではICチツプをプリント基板に加圧接着す
るので、そのとき異方導電接着剤が横方向に流れ
て一部がICチツプの周囲に押出され、盛上つて
ICチツプの側面に付着する。このとき第４図に
示すようにパツシベーシヨン膜の角の所が欠けて
いると、上記接着剤とICチツプの半導体とが接
触して、プリントパターンとの間が導通してしま
うことがあるが、本考案ICチツプは側面に絶縁
層４が形成してあるので、そのような事態は発生
せず、接着剤ＦのICチツプ周囲の盛上りはICチ
ツプの封止効果をもたらして却つて望ましいもの
となる。
なお異方導電性接着剤について簡単に説明して
おく。この接着剤は第３図に示すように接着用樹
脂内に導電性の微粒子又は繊維Ｃを混入したもの
で、個々の粒子Ｃは通常相互に離れているが、接
着剤の厚さ方向に加圧すると、厚さ方向に粒子Ｃ
が相互接触し、粒子の端が接着剤層表面に露出し
て被接着面と直接接触するので、この粒子を介し
て上下の被接着面の導体同士が電気的に接続され
るのである。
おく。この接着剤は第３図に示すように接着用樹
脂内に導電性の微粒子又は繊維Ｃを混入したもの
で、個々の粒子Ｃは通常相互に離れているが、接
着剤の厚さ方向に加圧すると、厚さ方向に粒子Ｃ
が相互接触し、粒子の端が接着剤層表面に露出し
て被接着面と直接接触するので、この粒子を介し
て上下の被接着面の導体同士が電気的に接続され
るのである。
ト 効果
本考案ICチツプは上述したように側面にも絶
縁層が形成してあるので、ワイヤボンデイングの
場合でも、異方導電性接着剤を用いて基板に取付
ける場合でもICチツプ側面と基板の導電パター
ンとの間がワイヤとか異方導電性接着剤によつて
導通したり、絶縁不良になると言つたトラブルが
なくなり、ICチツプ実装工程の管理が楽となり、
製品の信頼性も向上する。
縁層が形成してあるので、ワイヤボンデイングの
場合でも、異方導電性接着剤を用いて基板に取付
ける場合でもICチツプ側面と基板の導電パター
ンとの間がワイヤとか異方導電性接着剤によつて
導通したり、絶縁不良になると言つたトラブルが
なくなり、ICチツプ実装工程の管理が楽となり、
製品の信頼性も向上する。
そしてICチツプ側面の絶縁層がICチツプ側面
に周設された突出段より上部に形成されているた
め、この突出段を形成する工程として、半導体ウ
エハを個々のICチツプに切り離す前段階で各IC
パターンの境界に幅の広い溝を切つて、その溝底
を薄いカツターで切断すると云う工程が採用さ
れ、溝を切つた段階で、各ICチツプに対し一度
に上記絶縁層を形成できるので、甚だ量産的であ
り、かつ絶縁層を形成する材料がICチツプ裏面
にまで回り込むと云う問題もなくなると云う効果
が得られる。
に周設された突出段より上部に形成されているた
め、この突出段を形成する工程として、半導体ウ
エハを個々のICチツプに切り離す前段階で各IC
パターンの境界に幅の広い溝を切つて、その溝底
を薄いカツターで切断すると云う工程が採用さ
れ、溝を切つた段階で、各ICチツプに対し一度
に上記絶縁層を形成できるので、甚だ量産的であ
り、かつ絶縁層を形成する材料がICチツプ裏面
にまで回り込むと云う問題もなくなると云う効果
が得られる。
第１図は本考案の一実施例ICチツプの側面図、
第２図は本考案に係るICチツプを異方導電性接
着剤を用いてプリント回路基板に取付けた状態の
断面図、第３図は異方導電性接着剤層の断面図、
第４図は従来のICチツプの側面図である。
第２図は本考案に係るICチツプを異方導電性接
着剤を用いてプリント回路基板に取付けた状態の
断面図、第３図は異方導電性接着剤層の断面図、
第４図は従来のICチツプの側面図である。
Claims (1)
- 上面にパツドが設けられ、バツド以外の部分に
絶縁層が形成されたICチツプにおいて、その側
面下部に突出段が周設され、その段の上面からこ
の段より上部のICチツプ側面にかけて絶縁層が
形成されてなるICチツプ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1985203952U JPH046210Y2 (ja) | 1985-12-30 | 1985-12-30 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1985203952U JPH046210Y2 (ja) | 1985-12-30 | 1985-12-30 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62112153U JPS62112153U (ja) | 1987-07-17 |
| JPH046210Y2 true JPH046210Y2 (ja) | 1992-02-20 |
Family
ID=31169764
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1985203952U Expired JPH046210Y2 (ja) | 1985-12-30 | 1985-12-30 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH046210Y2 (ja) |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5662327A (en) * | 1979-10-26 | 1981-05-28 | Hitachi Ltd | Semiconductor device |
-
1985
- 1985-12-30 JP JP1985203952U patent/JPH046210Y2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS62112153U (ja) | 1987-07-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI255538B (en) | Semiconductor package having conductive bumps on chip and method for fabricating the same | |
| KR100294719B1 (ko) | 수지밀봉형 반도체장치 및 그 제조방법, 리드프레임 | |
| US6248962B1 (en) | Electrically conductive projections of the same material as their substrate | |
| WO1999004419A1 (fr) | Procede de production de plaquette en semi-conducteur, procede de production de puce de semi-conducteur et carte a circuit integre | |
| US8211754B2 (en) | Semiconductor device and manufacturing method thereof | |
| CN111554629A (zh) | 一种芯片封装方法 | |
| JPH06244360A (ja) | 半導体装置 | |
| US6075279A (en) | Semiconductor device | |
| US5382546A (en) | Semiconductor device and method of fabricating same, as well as lead frame used therein and method of fabricating same | |
| US20050263482A1 (en) | Method of manufacturing circuit device | |
| JP4035949B2 (ja) | 配線基板及びそれを用いた半導体装置、ならびにその製造方法 | |
| JPH0562727A (ja) | 異方導電性接続部材とその製造方法 | |
| JP3819483B2 (ja) | 半導体装置 | |
| JP3717597B2 (ja) | 半導体装置 | |
| JPH1027767A (ja) | 半導体装置の製造方法 | |
| JPH0363813B2 (ja) | ||
| JP3609540B2 (ja) | 半導体装置 | |
| JP3883612B2 (ja) | 半導体装置 | |
| JP3359824B2 (ja) | Ｂｇａ型半導体装置の製造方法 | |
| JP2000243871A (ja) | 回路基板 | |
| JP3609542B2 (ja) | 半導体装置 | |
| JP3960641B2 (ja) | 半導体装置 | |
| JPH1022336A (ja) | 半導体装置の製造方法 | |
| KR980012157A (ko) | 반도체장치의 본딩패드 및 그 제조방법 | |
| JP4190518B2 (ja) | 半導体装置 |