JPH0371793B2 - - Google Patents

Info

Publication number
JPH0371793B2
JPH0371793B2 JP57143786A JP14378682A JPH0371793B2 JP H0371793 B2 JPH0371793 B2 JP H0371793B2 JP 57143786 A JP57143786 A JP 57143786A JP 14378682 A JP14378682 A JP 14378682A JP H0371793 B2 JPH0371793 B2 JP H0371793B2
Authority
JP
Japan
Prior art keywords
thin film
current
active matrix
polycrystalline silicon
liquid crystal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP57143786A
Other languages
English (en)
Other versions
JPS5933877A (ja
Inventor
Hiroyuki Ooshima
Toshimoto Kodaira
Toshihiko Mano
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to JP57143786A priority Critical patent/JPS5933877A/ja
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to FR8305592A priority patent/FR2527385B1/fr
Priority to DE3348083A priority patent/DE3348083C2/de
Priority to DE3312743A priority patent/DE3312743C2/de
Priority to GB08309750A priority patent/GB2118365B/en
Priority to FR838320366A priority patent/FR2536194B1/fr
Publication of JPS5933877A publication Critical patent/JPS5933877A/ja
Priority to HK886/87A priority patent/HK88687A/xx
Priority to US07/203,548 priority patent/US5124768A/en
Publication of JPH0371793B2 publication Critical patent/JPH0371793B2/ja
Priority to US07/828,548 priority patent/US5294555A/en
Priority to US08/320,729 priority patent/US6294796B1/en
Priority to US08/388,900 priority patent/US5554861A/en
Priority to US08/402,374 priority patent/US6242777B1/en
Priority to US08/413,369 priority patent/US5736751A/en
Priority to US08/452,370 priority patent/US5698864A/en
Granted legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/031—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT]
    • H10D30/0312—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] characterised by the gate electrodes
    • H10D30/0314—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] characterised by the gate electrodes of lateral top-gate TFTs comprising only a single gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/031—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT]
    • H10D30/0321—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] comprising silicon, e.g. amorphous silicon or polysilicon
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6704—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device
    • H10D30/6713—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device characterised by the properties of the source or drain regions, e.g. compositions or sectional shapes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
    • H10D30/673—Thin-film transistors [TFT] characterised by the electrodes characterised by the shapes, relative sizes or dispositions of the gate electrodes
    • H10D30/6731—Top-gate only TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/674—Thin-film transistors [TFT] characterised by the active materials
    • H10D30/6741—Group IV materials, e.g. germanium or silicon carbide
    • H10D30/6743—Silicon
    • H10D30/6745—Polycrystalline or microcrystalline silicon
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/481—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/80—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple passive components, e.g. resistors, capacitors or inductors
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136213—Storage capacitors associated with the pixel electrode
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2202/00—Materials and properties
    • G02F2202/10—Materials and properties semiconductor
    • G02F2202/104—Materials and properties semiconductor poly-Si
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/674—Thin-film transistors [TFT] characterised by the active materials
    • H10D30/6741—Group IV materials, e.g. germanium or silicon carbide
    • H10D30/6743—Silicon
    • H10D30/6746—Amorphous silicon
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6757—Thin-film transistors [TFT] characterised by the structure of the channel, e.g. transverse or longitudinal shape or doping profile

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Liquid Crystal (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)

Description

【発明の詳細な説明】 本発明は薄膜トランジスタに関する。
近年、絶縁基板上に薄膜トランジスタを形成す
る研究が活発に行なわれている。その目的の１つ
には、安価な絶縁基板を用いた薄形デイスプレイ
の実現が挙げられる。すなわち、絶縁基板上に薄
膜トランジスタをマトリツクス状に形成し、その
スイツチング特性を応用して液晶等による薄膜デ
イスプレイを目指すものである。このようにして
構成されたアクテイブマトリツクス基板は、非常
に安価に製作できる可能性がある。
薄膜トランジスタをアクテイブマトリツクス基
板に応用した場合の液晶表示装置は、一般に、上
側のガラス基板と、下側の薄膜トランジスタ基板
と、その間に封入された液晶とから構成されてお
り、前記薄膜トランジスタ基板上にマトリツクス
状に配置された液晶駆動素子を外部選択回路によ
り選択し、前記液晶駆動素子に接続された液晶駆
動電極に電圧を印加することにより、任意の文
字、図形、あるいは画像の表示を行なうものであ
る。前記薄膜トランジスタ基板の一般的な回路図
を第１図に示す。
第１図ａは薄膜トランジスタ基板上の液晶駆動
素子のマトリツクス状配置図である。図中の１で
囲まれた領域が表示領域であり、その中に液晶駆
動素子２がマトリツクス状に配置されている。３
は液晶駆動素子２へのデータ線であり、４は液晶
駆動素子２へのアドレス線である。液晶駆動素子
２の回路図を第１図ｂに示す。５は薄膜トランジ
スタであり、データのスイツチングを行なう。６
はコンデンサであり、データ信号の保持用として
用いられる。７は液晶パネルであり、７−１は各
液晶駆動素子に対応して形成された駆動電極であ
り、７−２は上側ガラスパネルである。
以上の説明からわかるように、液晶駆動素子内
の薄膜トランジスタは、液晶に印加する電圧のデ
ータをスイツチングするために用いられ、その特
性により、アクテイブマトリツクス基板全体の性
能が決定されるといつても過言ではない。したが
つて、薄膜トランジスタは仕様を十分に満足する
ものでなくてはならない。薄膜トランジスタに要
求される特性は次のようなものが挙げられる。
(1) 薄膜トランジスタをON状態にした時、コン
デンサを充電させるために充分な電流を流すこ
とができること。
(2) 薄膜トランジスタをOFF状態にした時、極
力、電流が流れないこと。
(3) 特性の安定性・再現性に優れ、十分な長期信
頼性を有していること。
(1)はコンデンサへのデータの書き込み特性に関
するものである。液晶の表示はコンデンサの電位
により決定されるため、短時間にデータを完壁に
書き込むことができるように、薄膜トランジスタ
は十分大きい電流を流すことができなくてはなら
ない。このときの電流（以下、ON電流という。）
は、コンデンサの容量と書き込み時間とから定ま
り、そのON電流をクリアできるように薄膜トラ
ンジスタを製造しなくてはならない。
(2)はコンデンサに書き込まれたデータの保持特
性に関するものである。一般に、書き込まれたデ
ータは書き込み時間よりもはるかに長い時間、保
持されなくてはならない。コンデンサの静電容量
は通常1PF程度の小さい値であるため、薄膜トラ
ンジスタがOFF状態のときの電流（以下、OFF
電流という。）がわずかでも流れると、駆動電極
の電位は急激にデータ線の電位に近づき書き込ま
れたデータは正しく保持されなくなつてしまう。
したがつて、薄膜トランジスタのOFF電流は極
力小さくする必要がある。
(3)はトランジスタ特性の安定性・再現性及び信
頼性に関するものである。通常、１枚のアクテイ
ブマトリツクス基板上には、数万個の薄膜トラン
ジスタが集積されるが、それらはすべて均一な特
性を有していなくてはならない。また、製造ロツ
ト間における特性の再現性も非常に重要となる。
さらに、トランジスタ特性は長期にわたつて安定
であり、十分な信頼性を有していなくてはならな
い。
以上述べたように、アクテイブマトリツクス基
板に用いる薄膜トランジスタには、数多くの厳し
い特性が要求される。
従来、薄膜トランジスタをアクテイブマトリツ
クス基板に応用する場合、半導体薄膜としては、
カドミウムセレンなどの化合物半導体、あるいは
アモルフアスシリコンなどの非晶質半導体などが
用いられてきた。しかし、現在のところ、前述の
３つの要求項目をすべて満足するものは作られて
いない。例えば、化合物半導体の場合、キヤリア
の移動度が比較的大きいため、(1)の項目は容易に
満たされるが、(2)及び(3)の項目は満たされていな
い。特に、再現性及び信頼性が著しく悪く、この
ため長い歴史を有しながらも今だに実用化されて
いない。また、非常質半導体の場合、(2)の項目は
十分満たされるが、(1)及び(3)の項目は満たされて
いない。非常質半導体では移動度が小さいため、
本質的にON電流は小さくなる。
このように、現在のところ、優れた特性を有す
る薄膜トランジスタを用いたアクテイブマトリツ
クス基板は実現されていない。
本発明はこのような従来の欠点を除去するもの
であり、その目的は、十分大きいON電流と十分
小さいOFF電流、及び優れた再現性と信頼性を
有する薄膜トランジスタを用いた安価なアクテイ
ブマトリツクス基板を提供することである。以
下、実施例に基づいて、本発明を詳しく説明す
る。
第２図は本発明によるアクテイブマトリツクス
基板の構造を示す断面図の一例である。ここでは
簡単のため、１つの液晶駆動素子についてのみ記
してある。石英などの絶縁基板８上に多結晶シリ
コンを堆積し、これを薄膜トランジスタの半導体
母材とする。チヤネル領域は真性多結晶シリコン
９で構成され、ソース・ドレイン領域はリン、ヒ
素、ボロンなどの不純物をドープした外因性多結
晶シリコン１０，１１で構成される。ゲート絶縁
膜１２は真性多結晶シリコン９の熱酸化膜で構成
される。１３はゲート電極となるアドレス線、１
４は層間絶縁膜、１５はソース電極またはドレイ
ン電極となるデータ線、１６はドレイン電極また
はソース電極となる駆動電極である。１７はデー
タ蓄積用コンデンサのコモン電極である。層間絶
縁膜１４はコンデンサの誘電体も兼ねている。
第３図は、第２図に示したアクテイブマトリツ
クス基板の製造方法の１例を示すものである。ま
ず第３図ａのように、絶縁基板８上に真性多結晶
シリコン９を堆積した後、熱酸化を行ないゲート
絶縁膜１２を形成する。次に、第３図ｂのよう
に、ゲート電極１３及びコンデンサのコモン電極
１７を形成する。この２つの電極は、同一の導電
材料で同時に形成して構わない。次に、第３図ｃ
のように、不純物をドーブすることによりソー
ス・ドレイン領域１０，１１を形成した後、層間
絶縁膜１４を堆積し、コンタクトホールを開口す
る。ソース・ドレイン領域への不純物のドーピン
グには種々の方法があるが、熱拡散法あるいはイ
オン打込み法が一般的である。この後、第３図ｄ
のようにデータ線１５を形成し、さらに第３図ｅ
のように駆動電極１６を形成して完成される。な
お、駆動電極１６を形成した後に、データ線１５
を形成してもよい。
第２図及び第３図に見られる本発明の特徴は、
チヤネル領域に真性多結晶シリコン薄膜を用いる
こと、及びゲート絶縁膜に真性多結晶シリコンの
熱酸化膜を用いることの２点である。以下、順を
向つて、各点について説明する。
第１に、チヤネル領域に真性多結晶シリコン薄
膜を用いるのは、ON電流を大きくすると同時に
OFF電流を小さくするためである。すなわち、
多結晶シリコンは約10cm2／Ｖ・secという大きな
キヤリア移動度を有しているため、アクテイブマ
トリツクス基板に応用するに十分なON電流を得
ることができる。また、不純物をドープしない真
性形を用いることによりOFF電流を最小にする
ことができる。単結晶シリコンを用いる通常の
MOS型トランジスタでは、Ｎチヤネルの場合、
Ｐ型基板を、Ｐチヤネルの場合、Ｎ型基板を用
い、PN接合を利用してソース・ドレイン間の
OFF電流を低減しているが、多結晶シリコンで
は良質なPN接合が形成できず、したがつてOFF
電流を十分低減させることができない。第４図
は、本出願人の行なつた実験のデータであり、Ｎ
チヤネル薄膜トランジスタにおけるチヤネル領域
の不純物濃度とOFF電流の関係を示すグラフで
ある。不純物はボロンであり、チヤネル領域をＰ
型にすることを目的としている。ドーピングはイ
オン打込み法により、グラフの横軸はボロンのド
ーズ量、縦軸はゲート電圧がOVにおけるOFF電
流である。このグラフからわかるように、ドーズ
量が０の場合、すなわち真性多結晶シリコンを用
いた場合にOFF電流が最小となる。これは不純
物濃度が高くなるにつれてPN接合のリーク電流
が増大するためである。また、逆にチヤネル領域
をＮ型にした場合には、述べるまでもなくトラン
ジスタはデプリーシヨン型となり、OFF電流は
増大する。したがつて、真性多結晶シリコンを用
いた場合に、OFF電流は最小となる。
第２に、ゲート絶縁膜に真性多結晶シリコンの
熱酸化膜を用いるのは、ON電流を大きくすると
同時に、安定性、再現性、及び信頼性の優れた薄
膜トランジスタを実現するためである。すなわち
多結晶シリコンを熱酸化するには通常900℃以上
の高温での熱処理が必要となるが、この際、多結
晶シリコンの結晶粒が成長し、移動度は大幅に増
大する。また、周知の通り、熱酸化によりゲート
絶縁膜を形成した場合、外部からSiO2膜を堆積
させた場合（例えばスパツタ法や気相成長法など
による。）に比べてシリコンとその熱酸化膜との
間の界面準位を小さな値に抑制することが可能と
なり、したがつてトランジスタのスレツシヨルド
電圧を小さくすることができる。つまり、移動度
を大きくし、スレシヨルド電圧を小さくすること
により、大きなON電流が得られる。さらに、熱
酸化によりゲート絶縁膜を形成するという方法
は、通常のMOS型トランジスタを製造する場合
に取られている方法であり、安定性・再現性、及
び信頼性の優れたトランジスタを実現することが
可能となる。すなわち、常に界面準位の小さい優
れた界面を安定に形成することができ、トランジ
スタ特性の安定性・再現性が著しく向上し、ま
た、安定な材料であるシリコン及びその酸化膜を
用い、通常のシリコンテクノロジーと同じ方法に
よりその界面を形成するため、トランジスタ特性
の信頼性は飛躍的に向上する。
以上述べたように、本発明は優れた特性の薄膜
トランジスタを用いたアクテイブマトリツクス基
板を提供するものであるが、薄膜トランジスタの
ゲート絶縁膜として多結晶シリコンの熱酸化膜を
用いるため、どうしても900℃以上の熱工程が必
要となる。したがつて、基板としてはそのような
高温に耐え得る高融点絶縁基板（例えば石英ガラ
ス）を用いなくてはならない。一般に、石英のよ
うな高融点絶縁基板は他の低融点絶縁基板に比べ
て高価であり、製造されたアクテイブマトリツク
ス基板全体のコストを引き上げることになる。し
たがつて、コストの上昇分を他の部分のコスト低
減により吸収することが必要となる。通常、アク
テイブマトリツクス基板を製造するにあたつて
は、複雑な製造プロセスを必要とし、コストを低
減させるには製造プロセスを簡略化することが有
効である。本発明では、このような観点から製造
プロセスを簡略化するアクテイブマトリツクス基
板の構造も提供する。すなわち、データ線及び駆
動電極を同一の透明導電膜で形成する。
第５図は、データ線及び駆動電極を同一の透明
導電膜で形成した場合のアクテイブマトリツクス
基板の構造を示すものである。データ線１５及び
駆動電極１６は同一の透明導電膜で形成され、そ
れ以外の基本的な構造は第２図に示したものと同
じである。透明導電膜としては、酸化インジウ
ム、酸化スズ、酸化インジウムスズなどが用いら
れる。このような構造を取ることにより、第２図
ｄの工程を省略することができる。一般に半導体
デバイスを製造する上でのプロセスコストは、パ
ターニング工程（フオトエツチング工程）の占め
る比率が大きく、プロセスコストを下げるために
はパターニング工程を減少させることが最も有効
である。第２図に示した製造プロセスではパター
ニング工程を５回必要としているが、第５図に示
した構造を実現するには４回のパターニング工程
で済む。しかも、２種類の導電膜を堆積させる必
要がなく、全体として大幅な工程の簡略化が実現
される。このような工程の簡略化は、安価なアク
テイブマトリツクス基板を実現する上で極めて有
効である。
以上述べたように、本発明はON電流、OFF電
流、安定性、再現性、信頼性の面で極めて優れた
特性を有する薄膜トランジスタを用いたアクテイ
ブマトリツクス基板を提供し、さらに、製造プロ
セスを簡略化することによりコストを低減させる
という優れた効果を有するものである。
【図面の簡単な説明】
第１図は薄膜トランジスタを用いたアクテイブ
マトリツクス基板の一般的な回路図である。第２
図は本発明によるアクテイブマトリツクス基板の
構造を示す断面図の一例である。第３図は、第２
図に示したアクテイブマトリツクス基板の製造方
法を示す図である。第４図は、Ｎチヤネル薄膜ト
ランジスタにおいて、チヤネル領域の不純物濃度
とOFF電流との関係を示すグラフである。第５
図は、データ線と駆動電極を同一の透明導電膜で
構成した場合のアクテイブマトリツクス基板の構
造を示す断面図の一例である。

Claims (1)

    【特許請求の範囲】
  1. １ 基板上に形成された薄膜トランジスタにおい
    て、不純物がドープされていない真性多結晶シリ
    コン薄膜よりなるチヤンネル領域と、該真性多結
    晶シリコン薄膜を熱酸化することにより形成され
    たゲート酸化膜を有することを特徴とする薄膜ト
    ランジスタ。
JP57143786A 1982-04-13 1982-08-19 薄膜トランジスタ Granted JPS5933877A (ja)

Priority Applications (14)

Application Number Priority Date Filing Date Title
JP57143786A JPS5933877A (ja) 1982-08-19 1982-08-19 薄膜トランジスタ
FR8305592A FR2527385B1 (fr) 1982-04-13 1983-04-06 Transistor a couche mince et panneau d'affichage a cristaux liquides utilisant ce type de transistor
DE3348083A DE3348083C2 (ja) 1982-04-13 1983-04-08
DE3312743A DE3312743C2 (de) 1982-04-13 1983-04-08 Dünnfilm-MOS-Transistor und Verwendung desselben als Schaltelement in einer Aktivmatrixanordnung
GB08309750A GB2118365B (en) 1982-04-13 1983-04-11 A thin film mos transistor and an active matrix liquid crystal display device
FR838320366A FR2536194B1 (fr) 1982-04-13 1983-12-20 Transistor a couche mince et panneau d'affichage a cristaux liquides utilisant ce type de transistor
HK886/87A HK88687A (en) 1982-04-13 1987-11-26 A thin film mos transistor and an active matrix liquid crystal display device
US07/203,548 US5124768A (en) 1982-04-13 1988-05-31 Thin film transistor and active matrix assembly including same
US07/828,548 US5294555A (en) 1982-04-13 1992-01-30 Method of manufacturing thin film transistor and active matrix assembly including same
US08/320,729 US6294796B1 (en) 1982-04-13 1994-10-11 Thin film transistors and active matrices including same
US08/388,900 US5554861A (en) 1982-04-13 1995-02-14 Thin film transistors and active matrices including the same
US08/402,374 US6242777B1 (en) 1982-04-13 1995-03-13 Field effect transistor and liquid crystal devices including the same
US08/413,369 US5736751A (en) 1982-04-13 1995-03-30 Field effect transistor having thick source and drain regions
US08/452,370 US5698864A (en) 1982-04-13 1995-05-26 Method of manufacturing a liquid crystal device having field effect transistors

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP57143786A JPS5933877A (ja) 1982-08-19 1982-08-19 薄膜トランジスタ

Publications (2)

Publication Number Publication Date
JPS5933877A JPS5933877A (ja) 1984-02-23
JPH0371793B2 true JPH0371793B2 (ja) 1991-11-14

Family

ID=15346961

Family Applications (1)

Application Number Title Priority Date Filing Date
JP57143786A Granted JPS5933877A (ja) 1982-04-13 1982-08-19 薄膜トランジスタ

Country Status (1)

Country Link
JP (1) JPS5933877A (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06105317B2 (ja) * 1986-02-06 1994-12-21 三菱原子燃料株式会社 除染方法
JPH0244317A (ja) * 1988-08-05 1990-02-14 Hitachi Ltd 補助容量を有する液晶表示装置
US6028333A (en) * 1991-02-16 2000-02-22 Semiconductor Energy Laboratory Co., Ltd. Electric device, matrix device, electro-optical display device, and semiconductor memory having thin-film transistors
JPH06291316A (ja) * 1992-02-25 1994-10-18 Semiconductor Energy Lab Co Ltd 薄膜状絶縁ゲイト型半導体装置およびその作製方法
US6709907B1 (en) 1992-02-25 2004-03-23 Semiconductor Energy Laboratory Co., Ltd. Method of fabricating a thin film transistor
TW222345B (en) * 1992-02-25 1994-04-11 Semicondustor Energy Res Co Ltd Semiconductor and its manufacturing method

Also Published As

Publication number Publication date
JPS5933877A (ja) 1984-02-23

Similar Documents

Publication Publication Date Title
US5124768A (en) Thin film transistor and active matrix assembly including same
JP3254007B2 (ja) 薄膜状半導体装置およびその作製方法
JP3556679B2 (ja) 電気光学装置
US5821559A (en) Electric device, matrix device, electro-optical display device, and semiconductor memory having thin-film transistors
US5736751A (en) Field effect transistor having thick source and drain regions
JPH0338755B2 (ja)
US6242777B1 (en) Field effect transistor and liquid crystal devices including the same
US6028333A (en) Electric device, matrix device, electro-optical display device, and semiconductor memory having thin-film transistors
JPH06125084A (ja) 半導体装置およびその製造方法
JPH0534836B2 (ja)
JPS5933877A (ja) 薄膜トランジスタ
JPH0697694B2 (ja) 相補型薄膜トランジスタ
US5698864A (en) Method of manufacturing a liquid crystal device having field effect transistors
JP2622661B2 (ja) 液晶表示パネル
JPS6053082A (ja) 薄膜トランジスタ
JP2647069B2 (ja) アクティブマトリクスパネルの製造方法
JP3111973B2 (ja) 薄膜トランジスタの製造方法及びアクティブマトリックスパネルの製造方法
JPH0462174B2 (ja)
JP2002064208A (ja) 表示装置
JP3977032B2 (ja) 薄膜トランジスタ及び半導体集積回路
JPS58178564A (ja) 薄膜トランジスタ
JP2525707B2 (ja) 半導体集積回路
JPS62109026A (ja) 駆動回路内蔵型液晶表示装置
JPS59132168A (ja) 薄膜トランジスタの製造方法
JPH05160403A (ja) 薄膜トランジスタ