JPH0462210B2 - - Google Patents

Description

【発明の詳細な説明】 発明の分野 本発明はスイツチング素子によつて負荷を直接
制御する交流二線式の電子スイツチに関し、特に
短絡保護に特徴を有する電子スイツチに関するも
のである。

従来技術とその問題点 負荷を直接制御するように構成されている光電
スイツチや近接スイツチ等の交流二線式電子スイ
ツチは、検知回路部とサイリスタ等のスイツチン
グ素子とを有し、検知出力に基づいてスイツチン
グ素子が駆動され負荷への電力の供給が制御され
るよう構成されている。ところで事故によつて負
荷が内部短絡状態となつた場合や誤つて負荷を接
続することなく電源を直接電子スイツチに接続す
ることがある。そのような場合にスイツチング素
子が閉成されると、スイツチング素子に短絡した
大電流が流れるため素子が破壊されたり場合によ
つては爆発することがあり、人体や周囲の物を損
傷する恐れがあつた。

そしてスイツチング素子に直列に電流制限用の
抵抗を接続してスイツチング素子に流れる電流を
制限することも行われている。しかしこのような
電流制限用抵抗は電力容量を大きくする必要があ
るため小型化することは困難であつた。又短絡電
流をおさえるために抵抗値を大きくすれば通常の
動作時に電子スイツチの残流電圧が大きくなると
いう問題点があつた。

発明の目的 本発明はこのような従来の電子スイツチの問題
点を解消するものであつて、短絡時に確実にスイ
ツチング素子を保護することができ、しかも動作
時の残留電圧を小さくすることができる交流二線
式の電子スイツチを提供するものである。

発明の構成と効果 本願の第１の発明はスイツチング素子によつて
負荷を直接制御する交流二線式の電子スイツチで
あつて、検知回路部と、電子スイツチの二つの端
子間に接続された電流制限用抵抗と短絡時にのみ
駆動されるトライアツクとの直列接続体と、トラ
イアツクに並列に接続され、検知回路部の出力に
よつて駆動されて負荷を制御する出力開閉用スイ
ツチング素子と、出力開閉用スイツチング素子に
直列に接続され、過電流を検出する過電流検出用
抵抗と、過電流検出用抵抗の両端の電圧が一定以
上になればトリガされ、検知回路部の動作をリセ
ツトすると共にトライアツクをトリガするフオト
カツプラサイリスタと、を具備することを特徴と
するものである。

又本願の第２の発明は検知回路部と、電子スイ
ツチの二つの端子間に接続された電流制限用抵抗
と短絡時にのみ駆動されるトライアツクとの直列
接続体と、トライアツクに並列に接続され、検知
回路部の出力によつて駆動されて負荷を制御する
出力開閉用スイツチング素子と、出力開閉用スイ
ツチング素子に直列に接続され、過電流を検出す
る過電流検出用抵抗と、検知回路部のリセツト端
子に接続され、過電流検出用抵抗の両端の電圧が
一定以上になればトリガされ、検知回路部をリセ
ツトするサイリスタと、サイリスタの導通によつ
て発光する発光部、及びその発光部によつて導通
してトライアツクをトリガするサイリスタ部を有
するフオトカツプラサイリスタと、を具備するこ
とを特徴とするものである。

このような特徴を有する第１の発明によれば、
所定の過電流が流れたときに直ちにトライアツク
がトリガされると共に、フオトカツプラサイリス
タが駆動されて検知回路部の動作がリセツトされ
る。又第２の発明によれば、所定の過電流が流れ
たときにサイリスタが駆動されて検知回路部をリ
セツトし、同時にフオトカツプラサイリスタの発
光部が発光してそのサイリスタ部によつてトライ
アツクがトリガされる。従つていずれの場合も短
絡電流はトライアツクを流れ出力開閉用のスイツ
チング素子に流れなくなり、出力開閉用スイツチ
ング素子を保護することが可能となる。トライア
ツクを流れる短絡電流は電流制限用抵抗によつて
制限されるが、トライアツクの耐サージ電流はサ
イリスタに比べて大きいため電流制限用抵抗の抵
抗値を小さくすることができる。そのため通常の
動作時にこの抵抗によつて生じる残留電圧を小さ
くすることが可能となる。又検知回路部をリセツ
トするサイリスタは検知回路部に与えられる電源
によつて保持されるため、短絡電流は交流のゼロ
クロス時以後流れることはなく電子スイツチを保
護することができる。

実施例の説明 第１図は本発明による電子スイツチの一実施例
を示す回路図である。本図において端子１，２間
には電流制限用抵抗Ｒ３と二つのサージ電圧吸収
用のアバランシエダイオード４ａ，４ｂが夫々逆
方向に直列に接続されている。そしてアバランシ
エダイオード４ａ，４ｂに並列に短絡時にのみ動
作するトライアツク５が接続されており、トライ
アツク５には更にダイオードブリツジ６と過電流
検出用の抵抗Ｒ７が接続される。過電流検出用抵
抗Ｒ７とダイオードブリツジ６との接続点は、二
つのフオトカツプラサイリスタ８，９の発光部で
ある発光ダイオード８Ｌ，９Ｌが夫々逆方向に接
続されている。電流制限用抵抗Ｒ３は短絡時にト
ライアツク５を流れる電流がその耐サージ電流値
以下となるように選択された低抵抗であり、過電
流検出用抵抗Ｒ７は短絡電流を検出してトライア
ツク５にトリガ信号を与えるものであつて、例え
ば0.1Ω以下の極めて低い抵抗値を有する抵抗と
する。この抵抗Ｒ７の抵抗値は極めて小さい値で
あるためサージアブソーバとしてトライアツクの
ゲートに通常設けられているＣ・Ｒ回路は不要と
なる。ダイオードブリツジ６は端子１，２間に与
えられる交流電圧を整流するものであつて、その
正負出力端間にサイリスタ１０が接続され、更に
サイリスタ１０に並列に定電圧回路１１が接続さ
れている。サイリスタ１０は端子１，２に接続さ
れる負荷に合わせてその負荷電流を開閉する出力
開閉用のスイツチング素子である。このサイリス
タ１０は必要にして十分な定格電流（例えば2A）
を有するものとし、必要以上に大きなサイリスタ
を用いないようにする。これは定格電流が2A以
下のサイリスタではゲートトリガ電流は数mA程
度でよいが、定格電流が3A以上のサイリスタの
場合ゲートトリガ電流は数十mA以上を要するか
らである。定電圧回路１１はICとして形成され
ている検知回路部であるセンサ回路１２にトリガ
回路１３を介して定電圧を供給するものである。
トリガ回路１３にはセンサ回路１２の出力を電流
増幅してサイリスタ１０にゲート信号を与えるト
ランジスタ１４と、電源用のコンデンサを充電す
るためのトランジスタ１５とが設けられる。トラ
ンジスタ１５はそのベースがツエナダイオード１
６を介してトランジスタ１４のコレクタに接続さ
れ、そのコレクタはダイオード１７を介してセン
サ回路１２の電源入力端Vccに接続される。セン
サ回路１２の電源端子間には平滑及び電力供給用
のコンデンサＣ１８が接続される。又トランジス
タ１５のコレクタ、エミツタ間には、トランジス
タ１５のオフ時にコンデンサＣ１８を充電してセ
ンサ回路１２に電源電圧を与えるためのバイパス
用抵抗Ｒ１９が接続されている。又トリガ回路１
３の電源出力端には抵抗Ｒ２０を介して前述した
フオトカツプラサイリスタ８，９のサイリスタ部
８Ｓ，９Ｓが並列に接続されている。そして抵抗
Ｒ２０とサイリスタ８Ｓ，９Ｓの共通接続端には
センサ回路１２のリセツト端子がダイオード２１
を介して接続される。又センサ回路１２には検知
コイル２２とコンデンサＣ２３との共振回路が接
続されている。

さて端子１，２間に図示のように交流電源３０
と負荷Ｌとを直列に接続する。そうすれば負荷Ｌ
と抵抗Ｒ３に微少電流が流れ、交流電源３０の交
流電圧はダイオードブリツジ６によつて整流さ
れ、定電圧回路１１によつて所定電圧の直流電圧
に変換され、抵抗Ｒ１９及びダイオード１７を介
してセンサ回路１２に電源が供給されると共にコ
ンデンサＣ１８が充電される。そしてセンサ回路
１２に接続されている検知コイル２２とコンデン
サＣ２３による共振回路によりセンサ回路１２の
発振器が発振し、物体を検知する動作状態とな
る。そして物体の近接により発振状態が変化する
とセンサ回路１２は電源Vccとほぼ等しいＨレベ
ルの電圧の出力を出し、トランジスタ１４がオン
となつてサイリスタ１０をトリガする。そうすれ
ばサイリスタ１０がターンオンし、ダイオードブ
リツジ６を介して負荷Ｌに電流が供給され負荷Ｌ
が駆動される。この時抵抗Ｒ３及び抵抗Ｒ７に電
圧降下が生じるが、夫々前述したように低い抵抗
値の抵抗が選択されているためトライアツク５が
トリガされることはなく、電子スイツチの残留電
圧は小さい値に保たれる。以後の各サイクルにお
いてはゼロクロス点を通過するとサイリスタ１０
は一旦ターンオフするが、トランジスタ１４及び
１５がオン状態となりコンデンサＣ１８が急速充
電され、ツエナダイオード１６のツエナ電圧に達
すればトランジスタ１５がオフとなり、サイリス
タ１０がターンオンする。このようにしてセンサ
回路１２に電源を供給すると共にサイリスタ１０
を位相制御している。

さて負荷Ｌに過電流が流れたり負荷Ｌが短絡さ
れた場合には、短絡電流は抵抗Ｒ３、ダイオード
ブリツジ６、サイリスタ１０、過電流検出用の抵
抗Ｒ７を流れる。そして過電流検出用の抵抗Ｒ７
の電圧が瞬間的に上昇するため、フオトカツプラ
サイリスタ８Ｌ，９Ｌのいずれかの発光ダイオー
ドが点灯すると共にトライアツク５がトリガされ
る。そしてトライアツク５がトリガされてオン状
態となると以後短絡電流は抵抗Ｒ３、トライアツ
ク５を流れ、サイリスタ１０の両端の電圧はゼロ
ボルトに近い値にまで低下するためサイリスタ１
０はターンオフする。従つてこれ以後短絡電流は
ほとんどトライアツク５を流れることとなる。一
方フオトカツプラサイリスタ８，９のいずれかの
発光ダイオード８Ｌ，９Ｌが点灯すれば、それに
対応するサイリスタ８Ｓ又は９Ｓがトリガされて
ターンオフする。そうすればサイリスタ８Ｓ又は
９Ｓのアノード端電圧が下がるため、センサ回路
１２のリセツト端子の電圧が低下しセンサ回路１
２はリセツトされる。そしてサイリスタ８Ｓ又は
９ＳはコンデンサＣ１８の放電電流によつてオン
状態を続けるためセンサ回路１２もリセツト状態
を続ける。こうしてサイリスタ１０には以後トリ
ガ信号が与えられなくなり、以後サイリスタ１０
はターンオンすることはなくなる。そして次の半
サイクルにはサイリスタ８Ｓ又は９Ｓはコンデン
サＣ１８の放電電流によつてオン状態を続けてい
るため、センサ回路１２はリセツト状態を維持し
ておりサイリスタ１０はターンオンしない。従つ
て抵抗Ｒ７には電流が流れないためトライアツク
５もターンオンすることはなく、トライアツク５
には短絡時に短絡時点からゼロクロス時点まで抵
抗Ｒ３によつて制限された電流が流れるだけとな
る。このように短絡時にはサイリスタに比べて耐
サージ電流が大きいトライアツクに短絡電流を流
して出力開閉用のサイリスタをターンオフするこ
とができ、しかもトライアツクも半サイクル以下
の時間でオフさせることが可能である。それ故ダ
イオードブリツジ６の容量もあまり大きなものと
する必要はなく、電流制限用の抵抗Ｒ３の抵抗値
も小さくすることができる。そのため電子スイツ
チの通常のオン時の残留電圧を小さくすることが
可能となる。又それ以後も抵抗Ｒ１９を通じてセ
ンサ回路１２とコンデンサＣ１８に電流が供給さ
れるため、電源３０を遮断するまでサイリスタ８
Ｓ又は９Ｓがオン状態を続け再び短絡電流が流れ
ることはなくなる。

第２図は本願の第２発明による一実施例を示す
回路図である。本図において第１図と同一部分は
同一符号で示している。本実施例では出力開閉用
のサイリスタ１０に直列に過電流検出用抵抗Ｒ３
１を設け、トリガ回路１３の電源出力端に二つの
フオトカツプラサイリスタ３２，３３の発光ダイ
オード部３２Ｌ，３３Ｌを並列に接続し、夫々抵
抗を介してサイリスタ３４のアノード端に接続
し、サイリスタのカソードを接地している。この
サイリスタ３４は過電流検知時にトリガされ、セ
ンサ回路１２をリセツトするものである。サイリ
スタ３４のゲートは抵抗Ｒ３５及びツエナダイオ
ード３６を介して過電流検出用抵抗３１に接続さ
れている。又このフオトカツプラサイリスタのサ
イリスタ部を夫々逆方向に並列にトライアツク５
のゲート・アノード間に図示のように接続する。

このような構成によれば短絡時にはまず過電流
検出用抵抗Ｒ３１の両端の電圧が上昇するため、
サイリスタ３がトリガされてターンオンしセンサ
回路１２がリセツトされると共に、二つのフオト
カツプラサイリスタ３２，３３の発光ダイオード
３２Ｌ及び３３Ｌが同時に点灯してサイリスタ３
２Ｓ及び３３Ｓを同時にトリガする。そうすれば
その時の極性によりいずれかのサイリスタによつ
てトライアツク５がトリガされ、短絡電流は以後
電流制限用抵抗Ｒ３及びトライアツク５を流れ
る。この時以後サイリスタ３４がコンデンサＣ１
８によつて保持されることは第１図の実施例と同
様であり、この場合にも短絡時点から次のゼロク
ロス点まで短絡電流がトライアツクに流れるだけ
で以後の短絡を防止することが可能である。

尚本実施例は近接スイツチについて説明した
が、光電スイツチや他の形式の交流二線式電子ス
イツチに適用することができることはいうまでも
ない。

【図面の簡単な説明】

第１図及び第２図は夫々本願の第１発明及び第
２発明による交流二線式電子スイツチの異なる実
施例を示す回路図である。 １，２……端子、Ｒ３……電流制限用抵抗、５
……トライアツク、８，９，３２，３３……フオ
トカツプラサイリスタ、１０，３４……サイリス
タ、１１……定電圧回路、１２……センサ回路、
１３……トリガ回路。

Claims (1)

1. 【特許請求の範囲】 １ 検知回路部と、 電子スイツチの二つの端子間に接続された電流
   制限用抵抗と短絡時にのみ駆動されるトライアツ
   クとの直列接続体と、 前記トライアツクに並列に接続され、前記検知
   回路部の出力によつて駆動されて負荷を制御する
   出力開閉用スイツチング素子と、 前記出力開閉用スイツチング素子に直列に接続
   され、過電流を検出する過電流検出用抵抗と、 前記過電流検出用抵抗の両端の電圧が一定以上
   になればトリガされ、前記検知回路部の動作をリ
   セツトすると共に前記トライアツクをトリガする
   フオトカツプラサイリスタと、を具備することを
   特徴とする交流二線式電子スイツチ。 ２ 前記電流制限用抵抗は短絡時にトライアツク
   に流れる電流がその耐サージ電流以下となるよう
   に選定されていることを特徴とする特許請求の範
   囲第１項記載の交流二線式電子スイツチ。 ３ 前記フオトカツプラサイリスタは、その発光
   部が前記過電流検出用抵抗と前記トライアツクの
   ゲート間に接続され、そのサイリスタ部は前記検
   知回路部のリセツト端に接続され、該サイリスタ
   部の駆動により前記検知回路部をリセツトするよ
   う構成されていることを特徴とする特許請求の範
   囲第１項記載の交流二線式電子スイツチ。 ４ 検知回路部と、 電子スイツチの二つの端子間に接続された電流
   制限用抵抗と短絡時にのみ駆動されるトライアツ
   クとの直列接続体と、 前記トライアツクに並列に接続され、前記検知
   回路部の出力によつて駆動されて負荷を制御する
   出力開閉用スイツチング素子と、 前記出力開閉用スイツチング素子に直列に接続
   され、過電流を検出する過電流検出用抵抗と、 前記検知回路部のリセツト端子に接続され、前
   記過電流検出用抵抗の両端の電圧が一定以上にな
   ればトリガされ、前記検知回路部をリセツトする
   サイリスタと、 前記サイリスタの導通によつて発光する発光
   部、及びその発光部によつて導通して前記トライ
   アツクをトリガするサイリスタ部を有するフオト
   カツプラサイリスタと、を具備することを特徴と
   する交流二線式電子スイツチ。