JPH0462523A - Matrix substrate and matrix type display device - Google Patents

Matrix substrate and matrix type display device

Info

Publication number
JPH0462523A
JPH0462523A JP2174056A JP17405690A JPH0462523A JP H0462523 A JPH0462523 A JP H0462523A JP 2174056 A JP2174056 A JP 2174056A JP 17405690 A JP17405690 A JP 17405690A JP H0462523 A JPH0462523 A JP H0462523A
Authority
JP
Japan
Prior art keywords
wiring
electric conductor
source bus
bus wiring
preliminary
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2174056A
Other languages
Japanese (ja)
Inventor
Yoshiharu Kataoka
義晴 片岡
Makoto Miyanochi
宮後 誠
Takayoshi Nagayasu
孝好 永安
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP2174056A priority Critical patent/JPH0462523A/en
Publication of JPH0462523A publication Critical patent/JPH0462523A/en
Pending legal-status Critical Current

Links

Landscapes

  • Liquid Crystal (AREA)

Abstract

PURPOSE:To make the electric resistance of a corrected bus electric conductor small and stable even when an open circuit is corrected by a stand-by electric conductor by giving the stand-by electric conductor a fusion point nearby the fusion point of the bus electric conductor. CONSTITUTION:The same Ta with the stand-by electric conductor 3 is used for a gate bus electric conductor 2 and a source bus electric conductor 1 so that the fusion point of the stand-by electric conductor 3 is equal to that of the gate bus electric conductor 2. When the source bus electric conductor 1x where an open circuit is present is specified, intersection parts 4a and 4b of stand-by electric conductors 3 at both end parts of the defective source bus electric conductor 1x are irradiated with laser light and other energy from the side of a substrate 5 as shown by an arrow 23 and from the side of a substrate 20 as shown by an arrow 25. The defective source bus electric conductor 1x and stand-by electric conductor 3 are fused by the laser light irradiation to break the stand-by electric conductor insulating film 24 and base insulating film 7 between those electric conductors 1x and 3, thereby connecting the defective source bus electric conductor 1x and stand-by electric conductor 3 electrically as shown by a hatched part 22.

Description

【発明の詳細な説明】 (産業上の利用分野) 本発明は、バス配線の断線を修正する機能を有するマト
リクス基板及びマトリクス型表示装置に関する。
DETAILED DESCRIPTION OF THE INVENTION (Field of Industrial Application) The present invention relates to a matrix substrate and a matrix type display device having a function of correcting disconnections in bus wiring.

(従来の技術) マン・マシンインターフェイストシてCRTが主として
用いられてきた。しかし、近年、CRTに代わる画像表
示装置として、液晶等を用いたマトリクス型表示装置が
注目されている。マトリクス型表示装置には精細で大型
のものが望まれている。
(Prior Art) CRTs have been mainly used for man-machine interfaces. However, in recent years, matrix-type display devices using liquid crystals or the like have been attracting attention as image display devices that can replace CRTs. A matrix type display device is desired to be fine and large.

マトリクス型表示装置を用いて精細な画像を表示するた
めには、マトリクスを構成する絵素の大きさを非常に小
さ(し、しかも非常に多くの絵素数を用いる必要がある
。絵素数が増大すると、それに伴って走査線及び信号線
として機能するバス配線の全長も長くなる。バス配線の
全長が長くなるに伴い、該バス配線には断線が生じ易く
なる。
In order to display fine images using a matrix type display device, the size of the picture elements that make up the matrix must be made very small (and it is necessary to use a very large number of picture elements.The number of picture elements increases. Accordingly, the total length of the bus wiring that functions as the scanning line and the signal line also increases.As the total length of the bus wiring increases, the bus wiring becomes more likely to be disconnected.

そのうえ、表示装置の大型化に伴い、バス配線の全長は
更に長くなり、断線の無いバス配線を作製することは益
々困難となってくる。
Moreover, as display devices become larger, the total length of bus wiring becomes longer, and it becomes increasingly difficult to manufacture bus wiring without disconnections.

〈発明が解決しようとする課題) バス配線の断線を修正する機能を備えたマトリクス型表
示装置が、開発されている。第1A図にそのマトリクス
型表示装置の回路図の一例を模式的に示す。一方向に平
行する多数のゲートバス配ga2に直交して、多数のソ
ースバス配線1が平行して設けられている。ゲートバス
配線2及びソースバス配線1は、絶縁膜を介して非導通
状態で交差している。ゲートバス配線2及びソースバス
配線1に囲まれた矩形の各領域には、絵素電極12がそ
れぞれ設けられ、絵素電極12と対向電極lOとの開に
液晶が封入され、絵素容jl16が形成されている。各
絵素電極12には、スイッチング素子としてT P T
 (Thin Film Transistor) 1
1が接続されている。TFTIIのゲート電極13及び
ソース電極14は、それぞれゲートバス配線2及びソー
スバス配線lに接続されている。TFTllのドレイン
電極15は絵素電極12に接続されている。多数の絵素
が形成されている領域の外周には、予備配線3が設けら
れている。予備配線3は各ゲートバス配線2及びソース
バス配線1と絶縁膜を介して非導通状態で交差している
(Problems to be Solved by the Invention) A matrix display device has been developed that has a function of correcting disconnections in bus wiring. FIG. 1A schematically shows an example of a circuit diagram of the matrix type display device. A large number of source bus lines 1 are provided in parallel, orthogonal to a large number of gate bus lines ga2 that are parallel to each other in one direction. The gate bus wiring 2 and the source bus wiring 1 intersect with each other with an insulating film interposed therebetween in a non-conducting state. A picture element electrode 12 is provided in each rectangular area surrounded by the gate bus wiring 2 and the source bus wiring 1, and a liquid crystal is sealed between the picture element electrode 12 and the counter electrode lO, and the picture element capacity jl16 is formed. Each picture element electrode 12 has T P T as a switching element.
(Thin Film Transistor) 1
1 is connected. A gate electrode 13 and a source electrode 14 of the TFT II are connected to a gate bus line 2 and a source bus line 1, respectively. The drain electrode 15 of TFTll is connected to the picture element electrode 12. A preliminary wiring 3 is provided around the outer periphery of a region where a large number of picture elements are formed. The preliminary wiring 3 crosses each gate bus wiring 2 and source bus wiring 1 via an insulating film in a non-conductive state.

このような回路を有するマトリクス基板に於て、例えば
ソースバス配線IXに断線が生じた場合には、予備配線
3を用いて修正することができる。
In a matrix board having such a circuit, if a break occurs in the source bus wiring IX, for example, it can be repaired using the spare wiring 3.

第1A図に示すように、ソースバス配線IXに断線部4
が生じているとすると、不良ソースバス配線IXの両端
部の予備配線3と交差している交差部4a及び4bに、
レーザ光等が照射される。レーザ光照射により、不良ソ
ースバス配線ixと予備配線3とが溶融され、これらの
配線lx及び3の間の絶縁膜が破壊されて、不良ソース
バス配線1xと予備配線3とが電気的に接続される。こ
のように2箇所で接続することにより、不良ソースバス
配線1xの断線部4の両側の部分は、予備配線3を介し
て電気的に接続される。
As shown in FIG. 1A, there is a disconnection 4 in the source bus wiring IX.
If this occurs, at the intersections 4a and 4b that intersect with the spare wiring 3 at both ends of the defective source bus wiring IX,
A laser beam or the like is irradiated. By laser beam irradiation, the defective source bus wiring ix and the preliminary wiring 3 are melted, the insulating film between these wirings lx and 3 is destroyed, and the defective source bus wiring 1x and the preliminary wiring 3 are electrically connected. be done. By connecting at two places in this manner, the portions on both sides of the disconnection portion 4 of the defective source bus wiring 1x are electrically connected via the preliminary wiring 3.

しかし、このようにして修正を行う場合、ソースバス配
線1の融点の温度と、予備配線3の融点の温度との差が
大きいと、交差部4a及び4bでの不良ソースバス配線
1xと予備配線3との電気的接続が不安定となり、次の
ような問題点が発生する。
However, when performing correction in this way, if the difference between the melting point temperature of the source bus wiring 1 and the melting point temperature of the preliminary wiring 3 is large, the defective source bus wiring 1x and the preliminary wiring at the intersections 4a and 4b may The electrical connection with 3 becomes unstable, and the following problems occur.

まず第一に、不良ソースバス配線1xと予備配ls3と
の開の確実な電気的接続が得られず、接続抵抗が大きく
なる。ソースバス配線1を介して絵素電極12に信号を
供給するドライバICの能力は、正常なソースバス配線
1の負荷抵抗を想定して設計されるので、大きな負荷抵
抗を有する上記接続部を介して絵素電極12を駆動する
には、能力不足となる。このような絵素電極12によっ
て形成される絵素は、他の正常なソースバス配線1に接
続された絵素電極12によって形成される絵素とは異な
った表示状態となる。そのため、上述のように予備配線
3による修正を行っても、断線部4は完全には修正され
得ないことになる。
First of all, a reliable electrical connection between the defective source bus wiring 1x and the spare wiring Is3 cannot be obtained, and the connection resistance increases. The ability of the driver IC to supply signals to the pixel electrodes 12 via the source bus wiring 1 is designed assuming a normal load resistance of the source bus wiring 1. However, in order to drive the picture element electrode 12, the capacity is insufficient. A picture element formed by such a picture element electrode 12 has a different display state from a picture element formed by another picture element electrode 12 connected to the normal source bus wiring 1. Therefore, even if the repair is performed using the preliminary wiring 3 as described above, the disconnection portion 4 cannot be completely repaired.

第二に、不安定な接続が行われた交差部4a及び4bに
於いては、電気的、熱的、又は機械的な衝撃、変化等に
より、不良ソースバス配線IXと予備配線3とが電気的
に非接触状態となることがある。このような場合には修
正前の表示状態に戻ってしまうことになる。
Second, at the intersections 4a and 4b where unstable connections have been made, the faulty source bus wiring IX and the spare wiring 3 are electrically damaged due to electrical, thermal, or mechanical shocks or changes. may be in a non-contact state. In such a case, the display state will return to the state before the correction.

上述のような断線部4が生じると、表示画面上では線欠
陥が生じる。線欠陥は重大な欠陥なので、線欠陥を生じ
た表示装置は不良品となり、表示装置のコストアップに
つながる。以上の問題点は、何れも表示装置が大型にな
るに従い、顕著に現れる。前述のように表示装置が大型
になるに従って断線は生じ易くなるので、大型の表示装
置はど上述の問題点の解決の必要性は大きくなる。
When the above-mentioned disconnection portion 4 occurs, a line defect occurs on the display screen. Since a line defect is a serious defect, a display device having a line defect becomes a defective product, leading to an increase in the cost of the display device. All of the above problems become more noticeable as the display device becomes larger. As mentioned above, as the display device becomes larger, wire breakage becomes more likely to occur, so the need to solve the above-mentioned problems becomes greater with larger display devices.

本発明は上記の問題点を解決するものであり、本発明の
目的は、バス配線の断線を修正するための予備配線を有
し、しかも、予備配線を用いて断線を修正しても修正さ
れたバス配線の電気抵抗が小さく安定しているマトリク
ス基板及びマトリクス型表示装置を提供することである
The present invention solves the above-mentioned problems, and an object of the present invention is to have a spare wiring for correcting a break in the bus wiring, and furthermore, even if the break is corrected using the spare wiring, the break is not corrected. It is an object of the present invention to provide a matrix substrate and a matrix type display device in which the electric resistance of bus wiring is low and stable.

(課題を解決するための手段) 本発明のマトリクス基板は、絶縁性基板上にマトリクス
状に配列された絵素電極と、該絵素電極の間にそれぞれ
一方向に列を成して縦横に配線された走査線及び信号線
と、を有するマトリクス基板であって、該走査線及び該
信号線の列の少なくとも一方の列中の少なくとも一部の
線の両端部のそれぞれに於て、該一部の線と絶縁膜を介
して交差している予備配線を備え、該予備配線が該一部
の線の融点に近い融点を有しており、そのことによって
上記目的が達成される。
(Means for Solving the Problems) The matrix substrate of the present invention has picture element electrodes arranged in a matrix on an insulating substrate, and rows in one direction between the picture element electrodes. A matrix substrate having scan lines and signal lines arranged at each end of at least some of the lines in at least one of the lines of the scan lines and the signal lines. The above object is achieved by providing a preliminary wiring which intersects with the line of the part through an insulating film, and the preliminary wiring has a melting point close to the melting point of the part of the line.

本発明のマトリクス型表示装置は、上記の構成を有する
マトリクス基板を有しており、そのことによって上記目
的が達成される。
The matrix type display device of the present invention has a matrix substrate having the above configuration, thereby achieving the above object.

(作用) 本発明のマトリクス基板及びマトリクス型表示装置では
、絶縁性基板上に形成された走査線及び信号線から成る
バス配線のうち、少なくとも一方のバス配線の、少なく
とも一部のバス配線の両端部のそれぞれに於て、予備配
線が絶縁膜を介して交差している。予備配線は、該一部
の線の融点に近い融点を有している。
(Function) In the matrix substrate and matrix type display device of the present invention, both ends of at least one part of the bus wiring of at least one of the bus wiring formed on the insulating substrate and consisting of the scanning line and the signal line. In each part, the preliminary wiring intersects with an insulating film interposed therebetween. The preliminary wire has a melting point close to the melting point of the part of the wire.

予備配線が交差しているバス配線の何れかに断線が生じ
、不良バス配線となった場合には、該不良バス配線と2
つの予備配線との2つの交差部のそれぞれに於て、該不
良バス配線と予備配線とがレーザ光等の照射によって電
気的に接続される。
If a break occurs in any of the bus wirings that the spare wiring intersects with, resulting in a defective bus wiring, the defective bus wiring and the two
At each of the two intersections with the two spare wirings, the defective bus wiring and the spare wiring are electrically connected by irradiation with laser light or the like.

2つの予備配線は、マトリクス基板上で互いに電気的に
接続されているか、又はマトリクス基板の外部で接続可
能に配されている構成とすることができる。後者の場合
には、上記のレーザ光照射による接続の後、更に接続可
能に配されている部分で2つの予備配線が互いに電気的
に接続される。
The two preliminary wirings may be electrically connected to each other on the matrix substrate, or may be arranged so as to be connectable outside the matrix substrate. In the latter case, after the connection by the laser beam irradiation described above, the two preliminary wirings are electrically connected to each other at the portions arranged to be further connectable.

このようにして断線したバス配線の両側は、予備配線を
介して電気的に接続され、不良バス配線は修正される。
Both sides of the disconnected bus wiring are electrically connected via the spare wiring, and the defective bus wiring is repaired.

予備配線は不良バス配線の融点に近い融点を有している
ので、不良バス配線と予備配線とは確実に接続され、そ
の接続部は低抵抗であり、しかも後の電気的、熱的、又
は機械的な衝撃、変化等により、抵抗値の変化を生ずる
こともない。このように修正された不良バス配線の抵抗
は、前述の従来例のように極端に大きくなることはない
。従って、ドライバICの能力不足が生じることもない
Since the spare wiring has a melting point close to the melting point of the defective bus wiring, the defective bus wiring and the spare wiring are reliably connected, the connection has low resistance, and furthermore, The resistance value does not change due to mechanical shock, changes, etc. The resistance of the defective bus wiring corrected in this way does not become extremely large as in the prior art example described above. Therefore, there is no possibility that the driver IC will run out of capacity.

(実施例) 本発明を実施例について以下に説明する。本実施例のマ
トリクス型表示装置の回路図は、前述の従来令で説明し
た第1A図と同様である。第1A図を参照しながら、本
実施例について説明する。
(Example) The present invention will be described below with reference to an example. The circuit diagram of the matrix type display device of this embodiment is similar to that shown in FIG. 1A described in the prior art section. This embodiment will be described with reference to FIG. 1A.

本実施例のマトリクス基板は、マトリクス状に配線され
た絵素電極12と、絵素電極12の間にそれぞれ一方回
に列を成して配線されたゲートバス配線2及びソースバ
ス配線1とを有する。ゲートバス配線2は走査線として
機能し、ソースバス配線1は信号線として機能している
。ゲートバス配線2及びソースバス配線1は、絶縁膜を
介して非導通状態で交差している。
The matrix substrate of this embodiment has picture element electrodes 12 wired in a matrix, and gate bus wires 2 and source bus wires 1 wired in a row at one time between the picture element electrodes 12. have The gate bus wiring 2 functions as a scanning line, and the source bus wiring 1 functions as a signal line. The gate bus wiring 2 and the source bus wiring 1 intersect with each other with an insulating film interposed therebetween in a non-conducting state.

絵素電極12と対向電極10との間に液晶が封入され、
絵素容量16が形成されている。各絵素電極12には、
スイッチング素子としてTFTllが接続されている。
A liquid crystal is sealed between the picture element electrode 12 and the counter electrode 10,
A picture element capacitor 16 is formed. Each picture element electrode 12 has
A TFTll is connected as a switching element.

TFTIIのゲート電極13及びソース電極14は、そ
れぞれゲートバス配線2及びソースバス配!I!1に接
続されている。TFTIIのドレイン電極15は絵素電
極12に接続されている。多数の絵素容量16及びTF
Tllが形成されている領域の外周には、予備配線3が
設けられている。予備配線3はゲートバス配線2及びソ
ースバス配線lと絶縁膜を介して非導通状態で交差して
いる。
The gate electrode 13 and source electrode 14 of TFT II are connected to the gate bus wiring 2 and the source bus wiring, respectively! I! Connected to 1. The drain electrode 15 of TFTII is connected to the picture element electrode 12. Large number of pixel capacitors 16 and TF
A preliminary wiring 3 is provided around the outer periphery of the region where Tll is formed. The preliminary wiring 3 intersects with the gate bus wiring 2 and the source bus wiring 1 via an insulating film in a non-conducting state.

第1A図のソースバス配線lと予備配線3との交差部4
aに於ける予備配線3に沿った断面図を、第1B図に示
す。交差部4bに於ける予備配線3に沿った断面図も第
1B図と同様である。本実施例のマトリクス型表示装置
の断面構造を、第1B図に従って説明する。ガラス基板
5上の全面に、Ta205、A I 203、Si3N
4等からなるベースコート膜6が、3000〜9000
人の厚さに形成されている。ベースコート膜6は必ずし
も設ける必要はない。ベースコート膜6上の絵素電極1
2、TFTII等が形成される領域の外周部(第1A図
)には、予備配線3が形成されている。予備配線3は、
一般的には、Ta、 At、  TI、N1、Mo、W
% Cr等の単層又はこれらの多層金属で形成されてい
る。本実施例では予備配線3はTaによって、厚さ30
00人に形成されている。
Intersection 4 between source bus wiring 1 and spare wiring 3 in FIG. 1A
A cross-sectional view along the preliminary wiring 3 at point a is shown in FIG. 1B. A sectional view along the preliminary wiring 3 at the intersection 4b is also similar to FIG. 1B. The cross-sectional structure of the matrix type display device of this example will be explained with reference to FIG. 1B. Ta205, A I 203, Si3N on the entire surface of the glass substrate 5
The base coat film 6 consisting of 4 etc.
Formed to the thickness of a person. The base coat film 6 does not necessarily need to be provided. Picture element electrode 1 on base coat film 6
2. A preliminary wiring 3 is formed at the outer periphery (FIG. 1A) of the region where TFT II and the like are formed. Preliminary wiring 3 is
Generally, Ta, At, TI, N1, Mo, W
% Cr or a multilayer metal. In this embodiment, the preliminary wiring 3 is made of Ta and has a thickness of 30 mm.
It is formed by 00 people.

予備配線3上には、Ta205.5iNx(例えば5l
sNa)等からなる予備配線絶縁膜24が形成されてい
る。予備配線絶縁膜24がTa205からなる場合には
、予備配線3の上面を陽極酸化することによって形成す
ることができる。更に、ベースコート膜6上には、ゲー
トバス配線2(第1B図には図示せず)も予備配線3と
同様の金属で形成されている。従って、予備配線3とゲ
ートバス配線2とは予備配線絶縁膜24を挟んで交差す
ることになる。本実施例では予備配線3の融点がゲート
バス配線2のそれと等しくなるように、ゲートバス配線
2もTaで3000人の厚さに形成されている。
On the preliminary wiring 3, Ta205.5iNx (for example, 5l
A preliminary wiring insulating film 24 made of sNa) or the like is formed. When the preliminary wiring insulating film 24 is made of Ta205, it can be formed by anodizing the upper surface of the preliminary wiring 3. Further, on the base coat film 6, a gate bus wiring 2 (not shown in FIG. 1B) is also formed of the same metal as the preliminary wiring 3. Therefore, the preliminary wiring 3 and the gate bus wiring 2 intersect with each other with the preliminary wiring insulating film 24 interposed therebetween. In this embodiment, the gate bus line 2 is also formed of Ta to a thickness of 3000 nm so that the melting point of the preliminary line 3 is equal to that of the gate bus line 2.

予備配線絶縁膜24及びゲートバス配線2を覆って基板
5上の全面に、ゲート絶縁膜としても機能しているベー
ス絶縁膜7がS i Nx(例えば5I3N4)によっ
て形成されている。ベース絶縁膜7の厚さは1500〜
6000人の範囲が適しているが、本実施例では200
0〜3500人の範囲に設定した。ベース絶縁膜7上に
はソースバス配線1が形成されている。従って、予備配
線3とソースバス配線1とは、予備配線絶縁膜24とベ
ース絶縁膜7とを挟んで交差することになる。本実施例
では予備配線3の融点とソースバス配線1の融点とを等
しくするため、ソースバス配線1には予備配線3と同じ
Taが用いられている。
A base insulating film 7, which also functions as a gate insulating film, is formed of SiNx (for example, 5I3N4) over the entire surface of the substrate 5, covering the preliminary wiring insulating film 24 and the gate bus wiring 2. The thickness of the base insulating film 7 is 1500~
A range of 6,000 people is suitable, but in this example, 200 people
The number was set in the range of 0 to 3,500 people. A source bus wiring 1 is formed on the base insulating film 7. Therefore, the preliminary wiring 3 and the source bus wiring 1 intersect with each other with the preliminary wiring insulating film 24 and the base insulating film 7 interposed therebetween. In this embodiment, the same Ta as the preliminary wiring 3 is used for the source bus wiring 1 in order to make the melting points of the preliminary wiring 3 and the source bus wiring 1 equal.

ソースバス配線1を覆って基板5上の全面に、S I 
N ! (例えば5i3N4)等からなる保護膜8が形
成されている。保護膜8の適切な厚さは2000〜10
000人であるが、本実施例では5000人に設定した
。保護膜8及び前述のベース絶縁膜7を、SiN、以外
に、SiOx、Ta205、Al2O3、TiO2、Y
2O3等の酸化物又は窒化物ニよって形成してもよい。
S I
N! A protective film 8 made of (for example, 5i3N4) is formed. The appropriate thickness of the protective film 8 is 2000 to 10
000 people, but in this embodiment, it is set to 5000 people. The protective film 8 and the above-mentioned base insulating film 7 are made of SiOx, Ta205, Al2O3, TiO2, Y, in addition to SiN.
It may also be formed from an oxide such as 2O3 or a nitride.

また、保護膜8を基板上の全面に形成せずに、TFTI
I、  ソースバス配線1、ゲートバス配線2、予備配
線3等の表示に直接関与しない部分のみを覆い、絵素電
極12の中央部で除去した窓あき形状としてもよい。保
護膜8上には表示媒体である液晶層21内の液晶分子の
配向を規制する配向膜9が形成されている。
Moreover, without forming the protective film 8 on the entire surface of the substrate, the TFTI
I. It is also possible to form a window-opening shape in which only portions that are not directly involved in display, such as the source bus wiring 1, gate bus wiring 2, and spare wiring 3, are covered, and the central portion of the picture element electrode 12 is removed. An alignment film 9 is formed on the protective film 8 to regulate the alignment of liquid crystal molecules in the liquid crystal layer 21 which is a display medium.

配向膜9は5i02、ポリイミド系樹脂等からなる。The alignment film 9 is made of 5i02, polyimide resin, or the like.

ガラス基板5に対向するガラス基板20上には、対向電
極、カラーフィルタ(何れも第1B図には図示せず)、
及び配向膜17が形成されている。
On the glass substrate 20 facing the glass substrate 5, there are a counter electrode, a color filter (none of which is shown in FIG. 1B),
and an alignment film 17 are formed.

カラーフィルタの周囲には、必要に応じてブラックマト
リクス(図示せず)が設けられている。ガラス基板5及
び20の間には、表示媒体としてツィステッドネマティ
ック液晶層21が封入されている。
A black matrix (not shown) is provided around the color filter as necessary. A twisted nematic liquid crystal layer 21 is sealed between the glass substrates 5 and 20 as a display medium.

本実施例のマトリクス型表示装置では、ソースバス配線
1又はゲートバス配線2の断線による不良を修正するこ
とができる。この表示装置を全面駆動することにより、
ソースバス配線1又はゲットバス配線2が断線している
場合には、断線部を始点とする線欠陥が表示画面上に認
められる。ソースバス配線1及びゲートバス配線2の何
れが断線しているかは、発生した線欠陥の方向によって
知ることができる。以下では第1A図に示すように、ソ
ースバス配線1xに断線部4が生じている場合について
説明する。尚、ゲートバス配線2が断線している場合に
も、以下と同様にして修正することができる。
In the matrix type display device of this embodiment, defects caused by disconnections in the source bus wiring 1 or the gate bus wiring 2 can be corrected. By fully driving this display device,
When the source bus wiring 1 or the get bus wiring 2 is disconnected, a line defect starting from the disconnection is observed on the display screen. Which of the source bus wiring 1 and gate bus wiring 2 is broken can be determined by the direction of the line defect that has occurred. In the following, as shown in FIG. 1A, a case where a disconnection portion 4 occurs in the source bus wiring 1x will be described. Note that even if the gate bus wiring 2 is disconnected, it can be corrected in the same manner as described below.

断線しているソースバス配線1xが特定されると、不良
ソースバス配線IXの両端部の予備配線3と交差してい
る交差部4a及び4bに、レーザ光、赤外線、電子ビー
ム、その他のエネルギーが照射される。本実施例ではY
AGレーザ光を用いた。レーザ光は、第1B図に矢印2
3で示すように基板5側から、又は矢印25で示すよう
に基板20側から照射することができる。レーザ光照射
により、不良ソースバス配線IXと予備配線3とが溶融
され、これらの配線IX及び3の間の予備配線絶縁膜2
4及びベース絶縁膜7が破壊されて、不良ソースバス配
線lxと予備配線3とが斜線部22に示すように電気的
に接続される。尚、ゲートバス配線2と予備配線3とを
接続する場合には、予備配線絶縁膜24のみの絶縁破壊
が行われる。
When the disconnected source bus wiring 1x is identified, laser light, infrared rays, electron beams, or other energy is applied to the intersections 4a and 4b that intersect with the spare wiring 3 at both ends of the defective source bus wiring IX. irradiated. In this example, Y
AG laser light was used. The laser beam is indicated by arrow 2 in Figure 1B.
Irradiation can be performed from the substrate 5 side as shown by 3 or from the substrate 20 side as shown by arrow 25. The defective source bus wiring IX and the preliminary wiring 3 are melted by the laser beam irradiation, and the preliminary wiring insulating film 2 between these wirings IX and 3 is melted.
4 and the base insulating film 7 are destroyed, and the defective source bus line lx and the spare line 3 are electrically connected as shown in the shaded area 22. Note that when connecting the gate bus wiring 2 and the preliminary wiring 3, only the preliminary wiring insulating film 24 undergoes dielectric breakdown.

このように21T所で接続することにより、不良ソース
バス配線1xの断線部4の両側の部分は、予備配線3を
介して電気的に接続される。
By connecting at the 21T point in this manner, the portions on both sides of the disconnection portion 4 of the defective source bus wiring 1x are electrically connected via the preliminary wiring 3.

本実施例では、予備配線3、ソースバス配線1及びゲー
トバス配線2は何れもTaで形成されているので、予備
配線はソースバス配線1及びゲートバス配線2の融点と
同じ融点を有している。従って、上記のレーザ光照射に
よる接続が行われた交差部4a及び4bでは、不良ソー
スバス配線IXと予備配線3との電気的接続が確実に行
われ、これら交差部4a及び4bに於ける電気抵抗は小
さい。従って、ドライバICが能力不足となることもな
い。また、後の電気的、熱的、又は機械的な衝撃、変化
等により、不良ソースバス配線IXと予備配線3とが電
気的に非接触状態となることもない。
In this embodiment, the preliminary wiring 3, the source bus wiring 1, and the gate bus wiring 2 are all made of Ta, so the preliminary wiring has the same melting point as that of the source bus wiring 1 and the gate bus wiring 2. There is. Therefore, at the intersections 4a and 4b where the connection was made by laser beam irradiation, the electrical connection between the defective source bus wiring IX and the spare wiring 3 is ensured, and the electrical connection at these intersections 4a and 4b is ensured. resistance is small. Therefore, the driver IC will not have insufficient capacity. Further, the defective source bus wiring IX and the spare wiring 3 will not come out of electrical contact due to later electrical, thermal, or mechanical shocks, changes, or the like.

また、上述のようにレーザ光照射による接続を行っても
、本実施例では保護膜8が形成されているので、レーザ
光照射によって溶融した金属の液晶層21への混入は起
こらない。また、保護膜8は透明絶縁体からなるのでレ
ーザ光を透過させる。
Further, even if the connection is performed by laser beam irradiation as described above, since the protective film 8 is formed in this embodiment, the metal melted by the laser beam irradiation will not mix into the liquid crystal layer 21. Furthermore, since the protective film 8 is made of a transparent insulator, it allows laser light to pass therethrough.

従って、保護膜8がレーザ光によって破壊されることも
ない。レーザ光が照射された部分の近傍の液晶層21は
白濁するが、この白濁はやがて消失し、液晶層21は元
の状態に復元される。
Therefore, the protective film 8 is not destroyed by the laser beam. The liquid crystal layer 21 near the portion irradiated with the laser beam becomes cloudy, but this cloudiness disappears eventually, and the liquid crystal layer 21 is restored to its original state.

第2図に本発明のマトリクス基板及びマトリクス型表示
装置の他の実施例の概略図を示す。第2図では簡単の為
にT P T、絵素電極等を省略し、ゲートバス配線2
、ソースバス配線1、及び予備配線3のみを示しである
。本実施例では予備配線3は4つの予備配線3a、3b
、3c、及び3dからなる。予備配線3aと3c、及び
3bと3dは、それぞれゲートバス配線2及びソースバ
ス配線1とは交差することなく、基板外部の小さな負荷
容量及び小さな電気抵抗を有する導線、ジャンパ線等の
配線によって、例えば回路基板上に導かれている。回路
基板上では、予備配線3aに接続された配線は、これに
対向する予備配線3cに接続された配線と互いに接続可
能に配されている。
FIG. 2 shows a schematic diagram of another embodiment of the matrix substrate and matrix type display device of the present invention. In Figure 2, T P T, picture element electrodes, etc. are omitted for simplicity, and the gate bus wiring 2
, only the source bus wiring 1 and the spare wiring 3 are shown. In this embodiment, the preliminary wiring 3 includes four preliminary wirings 3a and 3b.
, 3c, and 3d. The preliminary wirings 3a and 3c and 3b and 3d do not intersect with the gate bus wiring 2 and the source bus wiring 1, respectively, and are connected by wiring such as conductive wires or jumper wires having small load capacitance and small electric resistance outside the substrate. For example, it is guided on a circuit board. On the circuit board, the wiring connected to the preliminary wiring 3a is arranged so as to be connectable to the wiring connected to the opposing preliminary wiring 3c.

同様に、予備配線3bに接続された配線は、これに対向
する予備配線3dに接続された配線と互いに接続可能に
配されている。
Similarly, the wiring connected to the preliminary wiring 3b is arranged so as to be connectable to the wiring connected to the opposing preliminary wiring 3d.

また、本実施例ではゲートバス配線2は2組のゲートバ
ス配線2a及び2bからなり、ゲートバス配線2a及び
2bは、それぞれ異なったドライバICに接続されてい
る。同様に、ソースバス配線1は2組のソースバス配線
1a及び1bからなり、ソースバス配線1a及び1bは
、−それぞれ異なったドライバICに接続されている。
Further, in this embodiment, the gate bus wiring 2 includes two sets of gate bus wirings 2a and 2b, and the gate bus wirings 2a and 2b are connected to different driver ICs, respectively. Similarly, the source bus wiring 1 consists of two sets of source bus wirings 1a and 1b, and the source bus wirings 1a and 1b are connected to different driver ICs.

本実施例では予備配線3a及び3cをゲートバス配線2
と同時に形成することにより、表示装置の作製に用いる
マスクの数を低減することができる。同様に、予備配線
3b及び3dをソースバス配線lと同時に形成すること
により、表示装置の作製に用いるマスクの数を低減する
ことができる。
In this embodiment, the preliminary wirings 3a and 3c are connected to the gate bus wiring 2.
By forming them simultaneously, the number of masks used for manufacturing the display device can be reduced. Similarly, by forming the preliminary wirings 3b and 3d at the same time as the source bus wiring l, the number of masks used in manufacturing the display device can be reduced.

本実施例の表示装置のソースバス配線1に断線が生じた
場合の修正方法を以下に示す。尚、ゲートバス配線2が
断線している場合にも、以下と同様にして修正すること
ができる。第2図に示すようにソースバス配線1xに断
線部4が生じているとすると、前述の第1A図の場合と
同様に、交差部4aに於いて、不良ソースバス配線1x
と予備配線3aとがレーザ光照射によって電気的に接続
される。同様に、交差部4bに於て、不良ソースバス配
線IXと予備配線3cとが電気的に接続される。更に前
述の回路基板上に於て、予備配線3a及び3cに接続さ
れた2つの配線が電気的に接続される。このように3箇
所で電気的接続を行うことにより、ソースバス配線1b
の断線部4の両端の部分が、基板外部の配線を介して電
気的に接続される。
A method of correcting a disconnection in the source bus wiring 1 of the display device of this embodiment will be described below. Note that even if the gate bus wiring 2 is disconnected, it can be corrected in the same manner as described below. Assuming that a disconnection 4 occurs in the source bus wiring 1x as shown in FIG. 2, the defective source bus wiring 1
and the preliminary wiring 3a are electrically connected by laser beam irradiation. Similarly, at the intersection 4b, the defective source bus wiring IX and the spare wiring 3c are electrically connected. Furthermore, on the circuit board mentioned above, the two wires connected to the preliminary wires 3a and 3c are electrically connected. By making electrical connections at three locations in this way, the source bus wiring 1b
Both ends of the disconnected portion 4 are electrically connected via wiring outside the board.

本実施例でも、予備配線3、ソースバス配線l及びゲー
トバス配線2は何れもTaで形成され、予備配線はソー
スバス配線1及びゲートバス配線2の融点と同じ融点を
有している。従って、上記のレーザ光照射による接続が
行われた交差部4a及び4bでは、不良ソースバス配線
IXと予備配線3との電気的接続が確実に行われ、これ
ら交差部4a及び4bに於ける電気抵抗は小さい。従っ
て、ドライバICが能力不足となることもない。
Also in this embodiment, the preliminary wiring 3, the source bus wiring 1, and the gate bus wiring 2 are all made of Ta, and the preliminary wiring has the same melting point as that of the source bus wiring 1 and the gate bus wiring 2. Therefore, at the intersections 4a and 4b where the connection was made by laser beam irradiation, the electrical connection between the defective source bus wiring IX and the spare wiring 3 is ensured, and the electrical connection at these intersections 4a and 4b is ensured. resistance is small. Therefore, the driver IC will not have insufficient capacity.

また、後の電気的、熱的、又は機械的な衝撃、変化等に
より、不良ソースバス配線lxと予備配線3とが電気的
に非接触状態となることもない。尚、上記何れの実施例
でも、予備配線3、ゲートバス配線2、及びソースバス
配線1が全て同じ金属で形成されている場合について述
べたが、予備配線3に用いられる金属の融点と、ゲート
バス配線2又はソースバス配線lに用いられる金属の融
点との差が1400℃以内であることが好ましり、−方
の金属の融点が他方の金属の沸点よりも100℃以上小
さければ、何れの金属をも用いることができる。
Further, the defective source bus wiring lx and the spare wiring 3 will not come out of electrical contact with each other due to later electrical, thermal, or mechanical shocks, changes, or the like. In each of the above embodiments, the case where the preliminary wiring 3, the gate bus wiring 2, and the source bus wiring 1 are all made of the same metal has been described, but the melting point of the metal used for the preliminary wiring 3 and the gate It is preferable that the difference between the melting points of the metals used for bus wiring 2 or source bus wiring 1 is within 1400°C, and if the melting point of the - metal is 100°C or more lower than the boiling point of the other metal, then either metals can also be used.

本実施例ではアクティブマトリクス方式の表示装置のみ
について言及したが、本発明は他の方式の表示装置にも
適用することができる。また、上記の実施例ではTPT
をスイッチング素子として用いたマトリクス基板及びマ
トリクス型表示装置について説明したが、本発明はM 
I M (Metal−insulator−meta
l)、ダイオード、バリスタ等の種々のスイッチング素
子を用いた広範囲のマトリクス基板及びマトリクス型表
示装置に用いることができる。更に、表示媒体として、
薄膜発光層、分散型EL発光層、プラズマ発光体等を用
いた各種のマトリクス基板及びマトリクス型表示装置に
も適用することができる。
In this embodiment, only an active matrix type display device has been described, but the present invention can also be applied to other types of display devices. Furthermore, in the above embodiment, TPT
Although a matrix substrate and a matrix type display device using M as a switching element have been described, the present invention uses M as a switching element.
I M (Metal-insulator-meta)
l) It can be used in a wide range of matrix substrates and matrix type display devices using various switching elements such as diodes and varistors. Furthermore, as a display medium,
It can also be applied to various matrix substrates and matrix type display devices using thin film light emitting layers, dispersed EL light emitting layers, plasma light emitters, etc.

(発明の効果) 本発明のマトリクス型表示装置は、バス配線の断線を修
正する機能を有し、しかも修正されたバス配線の電気抵
抗が小さく安定している。そのため、絵素欠陥を確実に
修正することができ、表示装置の歩留りが向上し、表示
装置のコスト低減に寄与することができる。
(Effects of the Invention) The matrix type display device of the present invention has a function of correcting disconnection of bus wiring, and the electric resistance of the corrected bus wiring is small and stable. Therefore, pixel defects can be reliably corrected, the yield of display devices can be improved, and the cost of display devices can be reduced.

4、   の、 な脱B 第1A図は本発明のマトリクス型表示装置の一実施例の
回路図、第1B図は第1A図の交差部4aに於ける予備
配線3に沿った断面図、第2図は本発明のマトリクス型
表示装置の他の実施例の概略図である。
4. Figure 1A is a circuit diagram of an embodiment of the matrix type display device of the present invention, Figure 1B is a sectional view taken along the preliminary wiring 3 at the intersection 4a in Figure 1A, FIG. 2 is a schematic diagram of another embodiment of the matrix type display device of the present invention.

1、  la、lb−ソースバス配線、2,2a。1, la, lb-source bus wiring, 2, 2a.

2 b−・・ゲートバス配線、3. 3a、  3b、
  3c。
2 b--Gate bus wiring, 3. 3a, 3b,
3c.

3d・・・予備配線、4・・・断線部、4a、4b・・
・交差部、5.20・・・ガラス基板、6・・・ベース
コート膜、7・・・ベース絶縁膜、8・・・保護膜、9
,17・・・配向膜、10・・・対向電極、11・・・
TPT、12・・・絵素電極、16・・・絵素容量、2
1・・・液晶層、24・・・予備配線絶縁膜。
3d...Preliminary wiring, 4...Disconnection part, 4a, 4b...
- Intersection, 5.20... Glass substrate, 6... Base coat film, 7... Base insulating film, 8... Protective film, 9
, 17... alignment film, 10... counter electrode, 11...
TPT, 12... Picture element electrode, 16... Picture element capacitance, 2
1... Liquid crystal layer, 24... Preliminary wiring insulating film.

第1A図 第1B図 どbFigure 1A Figure 1B Dob

Claims (1)

【特許請求の範囲】 1、絶縁性基板上にマトリクス状に配列された絵素電極
と、該絵素電極の間にそれぞれ一方向に列を成して縦横
に配線された走査線及び信号線と、を有するマトリクス
基板であって、 該走査線及び該信号線の列の少なくとも一方の列中の少
なくとも一部の線の両端部のそれぞれに於て、該一部の
線と絶縁膜を介して交差している予備配線を備え、該予
備配線が該一部の線の融点に近い融点を有するマトリク
ス基板。 2、請求項1に記載のマトリクス基板を有するマトリク
ス型表示装置。
[Claims] 1. Picture element electrodes arranged in a matrix on an insulating substrate, and scanning lines and signal lines arranged vertically and horizontally in rows in one direction between the picture element electrodes. and a matrix substrate having an insulating film at each end of at least some of the lines in at least one of the columns of the scanning line and the signal line. 1. A matrix substrate comprising preliminary wires that intersect with each other, the preliminary wires having a melting point close to the melting point of the part of the wires. 2. A matrix display device comprising the matrix substrate according to claim 1.
JP2174056A 1990-06-29 1990-06-29 Matrix substrate and matrix type display device Pending JPH0462523A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2174056A JPH0462523A (en) 1990-06-29 1990-06-29 Matrix substrate and matrix type display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2174056A JPH0462523A (en) 1990-06-29 1990-06-29 Matrix substrate and matrix type display device

Publications (1)

Publication Number Publication Date
JPH0462523A true JPH0462523A (en) 1992-02-27

Family

ID=15971848

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2174056A Pending JPH0462523A (en) 1990-06-29 1990-06-29 Matrix substrate and matrix type display device

Country Status (1)

Country Link
JP (1) JPH0462523A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002196352A (en) * 2000-12-07 2002-07-12 Koninkl Philips Electronics Nv Liquid crystal display device having spare wiring

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002196352A (en) * 2000-12-07 2002-07-12 Koninkl Philips Electronics Nv Liquid crystal display device having spare wiring

Similar Documents

Publication Publication Date Title
US6980264B2 (en) Repair method for defects in data lines and flat panel display incorporating the same
JPS61245136A (en) Thin film transistor
JPH02254419A (en) Matrix display device
US6646694B2 (en) Method of repairing LCD data lines
US10809836B2 (en) Display device with touch panel and repair method for the same
KR0140971B1 (en) An active matrix type liquid crystal display panel and a method for producing the same
JPS6238423A (en) Matrix display device
JPH10170946A (en) Liquid crystal display
JPH02254423A (en) Active matrix display device
KR100919192B1 (en) Liquid crystal display apparatus including repair line and manufacturing method thereof
JPH0462523A (en) Matrix substrate and matrix type display device
JPH0416930A (en) Active matrix type display device
JP3072203B2 (en) Liquid crystal display device
JPH0317614A (en) Production of active matrix display device
JP3244447B2 (en) Liquid crystal display
JP2552383B2 (en) Matrix type display device
JPH0398023A (en) Matrix type display device
JPH01303415A (en) Liquid crystal display device
KR100719916B1 (en) Thin film transistor liquid crystal display with means for line open and interlayer short repair
JP3519275B2 (en) Active matrix type liquid crystal display
JPH02284120A (en) Active matrix substrate and active matrix display device
KR100228427B1 (en) Liquid crystal display device
JPH02254422A (en) Manufacture of active matrix display device
KR950004218B1 (en) Matrix address display unit and manufacturing method therefor
JPH0419618A (en) Production of active matrix type display device