JPH0462839A - ドライエッチング方法 - Google Patents

ドライエッチング方法

Info

Publication number
JPH0462839A
JPH0462839A JP16611990A JP16611990A JPH0462839A JP H0462839 A JPH0462839 A JP H0462839A JP 16611990 A JP16611990 A JP 16611990A JP 16611990 A JP16611990 A JP 16611990A JP H0462839 A JPH0462839 A JP H0462839A
Authority
JP
Japan
Prior art keywords
etching
chlorine
nitrogen
pressure
flow rate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP16611990A
Other languages
English (en)
Inventor
Hideyuki Shoji
庄司 秀行
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP16611990A priority Critical patent/JPH0462839A/ja
Publication of JPH0462839A publication Critical patent/JPH0462839A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Drying Of Semiconductors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 し産業上の利用分野] 本発明は、半導体装置の製造工程中に用いられるドライ
エツチング方法に関する。
[従来の技術] ポリシリコン、シリサイドは、半導体集積回路において
1〜ランジスタのケート電極材料や配線材料として使用
されている。半導体集積回路の高密度化に伴い、ゲート
電極等の加工についても、高い寸法精度か要求されるよ
うになり、ウェットエッヂング等のサイドエッチが生し
る等方性エツチングでは、この要求に応えることが不可
能となった。このため、一般に反応性イオンエツチンク
といった加工精度に優れた異方性エツチングが採用され
ている。以下にポリシリコン、シリサイドの従来のエツ
チング方法について説明する。
まず、ポリシリコンのエツチング方法として、例えは、
フロン14(CF4>と酸素の混合ガスを用いる方法が
あるが、この場合、弗素ラジカルによる反応が大きくな
り、サイドエッチが入り易く、異方性の形状を得ること
は困難だった。そこで、異方性の形状を得る方法として
、塩素を含むフロンカス、例えはフロン11(CCp3
F)、フロン12(CC,!22F2)、フロン1.1
3(C2C,Q3F3)、フロン]、 1.4 (C2
Cρ2F4)、フロン115 (C2Cfl F5)を
用いる方法がある。しかし、塩素を含むフロンガスは、
オゾン層を破壊する性質を持っているため、今後、製造
、使用が禁止されることになっている。
また、シリサイドのエツチングガスとして、六フッ化硫
黄(SF6 )を用いる方法があるが、六フッ化硫黄に
ついても弗素ラジカルの反応が大きくなり、サイドエッ
チが入り易く、異方性の高いエツチングを行うことが困
難であった。このシリサイドについても、異方性の形状
を得る方法として、塩素を含むフロンガスを用いる方法
があったが、前述したように、塩素を含むフロンガスは
今後、製造、使用が禁止されることになっている。
[発明が解決しようとする課題] 従来のエツチング方法て多用された塩素を含むフロンガ
スは、オゾン層を破壊する性質を持っているため、今後
、製造、使用が禁止されることになっており、ドライエ
ツチングにも使用できなくなる。而して、塩素を含まな
いフロンカスを用いた従来のエツチング方法では、異方
性の高い加工がてきなかったので、精度の高いパターン
形成が困難であった。
[課題を解決するための手段] 本発明のポリシリコン、シリサイドのトライエツチング
方法は、塩素(Cl2)、フロン14(CF4)、フロ
ン23(CHF3)等の塩素を含まないフロンおよび窒
素(N2)の混合ガスを用いてエツチングを行うもので
ある。
1作 用] 塩素(Cp2)と塩素を含まないフロンとの混合カスを
用いたポリシリコン、シリザイ1へのエツチング方法で
は異方性の高いエツチングは不可能であるが、この混合
カスにさらに窒素を添加することにより、異方性の高い
エツチングか行われるようになる。塩素によるエツチン
グ中にフロンとともに窒素が被エツチング膜の側壁保護
を行うからである。
下地のシリコン酸化膜との選択性はガス圧力を高めるこ
とにより向上さぜることかてきる。
[実施例] 次に、本発明の実施例について、図面を参照して説明す
るが、本発明はこれら実施例に限定されるものではない
実施例1 第1図(a)は、本発明の実施例1のエツチングを施す
べき半導体基板10の断面図である。同図に示されるよ
うに、シリコン基板11上にはシリコン酸化[12、被
エツチング物であるポリシリコン膜]3が形成され、そ
の上にフォトレジスト14のパターンが形成されている
。この半導体基板1.0を、第1図(1〕〉に示す、チ
ャンバー15の内部に上部電極16、マツチングボック
ス1つを介してRF電源18と接続された下部電極17
を有する平行平板型反応性イオンエツチング装置の下部
電極]7上に載置する。エツチングは、電力パワー密度
: 0 、 18W/cn?、エツチングガスの流量:
塩素(C,!22)10SCCM、フロン]、4 (C
F4 )103CCM、窒素(N2)20SCCM、圧
カニ20Paの条件で行った。第1図(C)は、エツチ
ング後の断面写真、第1図(d)は、第1図(c)と同
じ部分の模式断面図である。
次に、窒素ガスを除く他のカスの流産、電力パワー密度
を上記のままとし、窒素ガスの流量および圧力を変化さ
せてエツチングを行なった。その結果を第2図に示す。
同図において、実線は、圧力15 P aの時のポリシ
リコンのエツチングレート、破線は、圧力20Paの時
のポリシリコンのエラチングレー1−2−点鎖線は圧力
]、 5 P aの時の、シリコン酸化膜に対するポリ
シリコンの選択比、二点鎖線は圧力20Paの時の、シ
リコン酸化膜に対するポリシリコンの選択比の変化を示
している。
窒素ガスが添加されない状態ではポリシリコンは大きく
サイドエツチされる。しかし、窒素ガスを流し始めると
、エツチングレートと選択比が減少するもののサイドエ
ッチ量が少なくなる。選択比については、圧力を高くす
ることにより大きくすることが可能であり、例えば、2
0Paにおいて10以上の選択比が得られる。
実施例2 第1図(a>に示す半導体基板10を作成し、これを第
1図(b)に示すエツチング装置に装着し、塩素(Cl
2)、フロン23 (CHF3)、窒素(N2)の混合
ガスを流してエツチングを行った。エツチング条件を、
電力パワー密度・0.08〜0 、26W/cm、圧カ
ニ5−25Pa、ガス流量;塩素、フロン23各5〜3
0SCCM、窒素○〜60SCCMと変化さぜたところ
、窒素の流量と他のカスの流量との比が1/2を越える
と、異方性の高いエツチングか行われることか分った。
第3図は、電力パワー密度を0 、18W/cn(、圧
力を20Pa、塩素、フロン23の流量各1105CC
として、窒素の流量を変化さぜな時のエツチング特性図
である。同図において、破線はポリシリコンのエツチン
グレート、二点鎖線はポリシリコンとシリコン酸化膜の
選択比を示す。
実施例3 第4図(a>は、本発明の実施例3のエツチングを施ず
べき半導体基板4oの断面図である。同図に示されるよ
うに、シリコン基板41上にはシリコン酸化膜42、電
極材料で被エツチング物であるタングステンシリサイド
族43が形成され、その」二にフォl−レジスト44の
パターンが形成されている。この半導体基板4oを第1
図(b)に示す平行平板型反応性イオンエツチング装置
内に装着し、塩素、フロン]、4.(CF4)、窒素の
混合カスを用いてエツチングを行った。エツチング条件
は、電力パワー密度: 0 、18W/cffl、圧カ
ニ 20Pa、塩素カス流量:]、O3CCM、70ン
14カス流量:IO3CCM、窒素ガス流量・20SC
CMである。エツチング後の半導体基板の断面写真を第
4図(1つ)に、同じ部分の断面図を第4図(c)に示
す。
次に電力パワー密度、窒素ガスを除くカス流量を」1記
のままとし、窒素カスの流量および圧力を変化させてエ
ツチングを行った。その結果を第5図に示ず。同図にお
いて、実線は、圧力]、 5 P aの時のタングステ
ンシリサイドのエラチンクレー1へ、破線は、圧力20
Paの時のタングステンシリサイドのエツチングレート
、−点鎖線は圧力]5Paの時の、シリコン酸化膜に対
するタングステンシリサイドの選択比、二点鎖線は圧力
20Paの時の、シリコン酸化膜に対するタングステン
シリサイドの選択比の変化を表わしている。
この場合にもポリシリコンの場合と同様に、窒素が添加
されない場合にはシリサイド膜は大きくサイドエッチさ
れるが、窒素を流し始めると、エツチングレートと選択
比は減少するもののサイドエツチ量が少なくなる。選択
比については、ポリシリコンの場合と同様に圧力を高く
することにより大きくすることかできる。
実施例4 第4図(a)に示す半導体基板40を作成し、これを第
1図(b)に示す平行平板型エツチング装置に装着し、
塩素、フロン23(CHF3)、窒素の混合ガスを用い
てエツチングを行った。エツチング条件を、電力パワー
密度二〇、08〜026 W / cIIi、圧カニ3
〜25Pa、塩素、フロン23流量:各5〜30SCC
M、窒素流量:30〜80SCCMの範囲て化さぜたと
ころ、サイドエッチの少ないパターンを得ることがてき
た。
第6図は、電力パワー密度をO、1,8W/C11?、
圧力を20Pa、塩素、フロン23の各流量を1105
CCとして、窒素の流星を変化さぜな時のエツチング特
性図であって、破線はタングステンシリサイドのエツチ
ングレート、二点鎖線はタングステンシリサイドとシリ
コン酸化膜の選択比を示している。この場合、窒素か添
加されない状態ではシリサイドパターンのサイトエッヂ
は大きいが、窒素ガス量が増加するにつれ減少し、窒素
ガス流量が30SCCM以上ではほぼ完全な異方性エツ
チングが行われる。
[発明の効果] 以上説明したように、本発明は、塩素(C112)、塩
素を含まないフロン、窒素(N2)の混合ガスにより、
多結晶シリコン膜、あるいはシリサイド膜をエツチング
するものであるので、本発明によれは、オソン層を破壊
することのないフロンを使用しつつ異方性の高いエツチ
ングを行うことができる。従って、本発明によれば、使
用が認められているフロンによりエツチングを行っても
高精度のパターンを形成することが可能となる。
【図面の簡単な説明】
第1図(a)は、本発明の実施例1によってエツチング
か施される半導体基板の断面図、第1図(b)は、本発
明の実施例1において用いられるエツチング装置、第1
図(c)は実施例]によってエツチングが行われた半導
体基板の断面写真、第1図(d)は、第1図(c)と同
し部分を示す断面図、第2図は実施例]のエツチング特
性図、第3図は実施例2のエツチング特性図、第4図(
a)は、本発明の実施例3によってエツチングが施され
る半導体基板の断面図、第4図(b)は、実施例3によ
ってエツチングが行われた半導体基板の断面写真、第4
図(c)は、第4図(b)と同じ部分を示す断面図、第
5図は、実施例3のエツチング特性図、第6図は、実施
例4のエツチング特性図である。 ]0540・・・半導体基板、 1.1.4.1・・シ
リコン基板、 12.42・・・シリコン酸化膜、 1
3・・・ポリシリコン膜、 43・・タングステンシリ
サイド膜、  14.44・・・フォトレジスト、  
15・・・ヂャンハー、  16・・・上部電極、 ]
7・・・下部電極、 18・・・RF電源、 19・・
・マッチンクボックス。

Claims (2)

    【特許請求の範囲】
  1. (1)シリコン酸化膜上のポリシリコンまたはシリサイ
    ドに対して行うドライエッチングにおいて、塩素(Cl
    _2)、塩素を含まないフロンおよび窒素(N_2)の
    混合ガスを用いることを特徴とするドライエッチング方
    法。
  2. (2)前記塩素を含まないフロンがフロン14(CF_
    4)またはフロン23(CHF_3)である請求項1記
    載のドライエッチング方法。
JP16611990A 1990-06-25 1990-06-25 ドライエッチング方法 Pending JPH0462839A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP16611990A JPH0462839A (ja) 1990-06-25 1990-06-25 ドライエッチング方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP16611990A JPH0462839A (ja) 1990-06-25 1990-06-25 ドライエッチング方法

Publications (1)

Publication Number Publication Date
JPH0462839A true JPH0462839A (ja) 1992-02-27

Family

ID=15825386

Family Applications (1)

Application Number Title Priority Date Filing Date
JP16611990A Pending JPH0462839A (ja) 1990-06-25 1990-06-25 ドライエッチング方法

Country Status (1)

Country Link
JP (1) JPH0462839A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6544887B1 (en) 2000-03-31 2003-04-08 Lam Research Corporation Polycide etch process

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6544887B1 (en) 2000-03-31 2003-04-08 Lam Research Corporation Polycide etch process

Similar Documents

Publication Publication Date Title
JP2553513B2 (ja) 有機マスクを状態調節するための方法
KR940022724A (ko) 드라이에칭방법
US4502915A (en) Two-step plasma process for selective anisotropic etching of polycrystalline silicon without leaving residue
US5167762A (en) Anisotropic etch method
JP3088178B2 (ja) ポリシリコン膜のエッチング方法
JPH0462839A (ja) ドライエッチング方法
JPH06188224A (ja) エッチングガス
JPH03241829A (ja) 半導体装置の製造方法
JP3000593B2 (ja) エッチング方法
JPH0859215A (ja) 窒化物エッチングプロセス
JPS6210311B2 (ja)
JPH0645290A (ja) 半導体装置の製造方法
JPH10177997A (ja) Barcおよび窒化物のその場エッチングプロセス
KR19980064466A (ko) 이산화탄소로 실리콘 산화물을 에칭하는 공정
JPS6043829A (ja) ドライエッチング方法
JP3383939B2 (ja) ドライエッチング方法
JPH0239428A (ja) 半導体装置のエッチング方法
KR100281549B1 (ko) 폴리실리콘막 패턴 형성방법
JPS62176134A (ja) シリサイド、多結晶シリコン及びポリサイドのエッチング方法
KR100291196B1 (ko) 반도체 장치의 전하저장전극 형성 방법
JP3008451B2 (ja) シリコン系被エッチング材のエッチング方法
KR930002674B1 (ko) 폴리실리콘 에칭방법
KR20000062733A (ko) 불화 가스 혼합물을 이용한 실리콘의 플라즈마 에칭방법
JPH04127429A (ja) 半導体装置の製造方法
JPH05299390A (ja) ドライエッチング方法