JPH04628A - サブシステム構成の認識方法 - Google Patents
サブシステム構成の認識方法Info
- Publication number
- JPH04628A JPH04628A JP10226890A JP10226890A JPH04628A JP H04628 A JPH04628 A JP H04628A JP 10226890 A JP10226890 A JP 10226890A JP 10226890 A JP10226890 A JP 10226890A JP H04628 A JPH04628 A JP H04628A
- Authority
- JP
- Japan
- Prior art keywords
- controllers
- controller
- external storage
- constitution
- subsystem
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims description 7
- 230000004044 response Effects 0.000 description 7
- 238000010586 diagram Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 230000002159 abnormal effect Effects 0.000 description 1
- 230000005856 abnormality Effects 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、コンピュータシステムの外部記憶を制御する
サブシステムに関し、特にそのサブシステム内の外部記
憶装置と外部記憶制御装置（以下コントローラ）間の接
続構成の認識方法に関する。
サブシステムに関し、特にそのサブシステム内の外部記
憶装置と外部記憶制御装置（以下コントローラ）間の接
続構成の認識方法に関する。
従来、外部記憶装置たとえば磁気ディスク記憶装置はＣ
ＰＵとの間で通常２個の接続経路を有しており、ＣＰＵ
からのアクセス要求に応じて単にアクセスするものであ
り構成が単純なためにコントローラが接続構成を意識す
る必要性は特別なかった。
ＰＵとの間で通常２個の接続経路を有しており、ＣＰＵ
からのアクセス要求に応じて単にアクセスするものであ
り構成が単純なためにコントローラが接続構成を意識す
る必要性は特別なかった。
近年、磁気ディスク記憶装置（ディスク装置）の接続経
路が４個であるものが開発されてくるようになり、これ
と従来の接続経路が２個のものとの混在したサブシステ
ム構成も生じている。またコントローラとディスク装置
との間でＩ１０アクセス負荷分散を自動的に行なうこと
、およびディスフキャッシュを共有するコントローラと
共有しないコントローラ間でディスク装置を共用する場
合のチエツク機能を満たすためには、コントローラがサ
ブシステム内の接続構成を認識する必要がある。構成自
体が複雑になってきているこ゛ともあり、システム立上
げ時にＣＰＵ側から構成情報がサブシステムに送られて
くる方式を採用するとしても、実際の構成と構成情報と
が一致もしくは不一致であってもアクセス上不都合がな
いことの確認をとりたいとの要求がある。
路が４個であるものが開発されてくるようになり、これ
と従来の接続経路が２個のものとの混在したサブシステ
ム構成も生じている。またコントローラとディスク装置
との間でＩ１０アクセス負荷分散を自動的に行なうこと
、およびディスフキャッシュを共有するコントローラと
共有しないコントローラ間でディスク装置を共用する場
合のチエツク機能を満たすためには、コントローラがサ
ブシステム内の接続構成を認識する必要がある。構成自
体が複雑になってきているこ゛ともあり、システム立上
げ時にＣＰＵ側から構成情報がサブシステムに送られて
くる方式を採用するとしても、実際の構成と構成情報と
が一致もしくは不一致であってもアクセス上不都合がな
いことの確認をとりたいとの要求がある。
このため、本発明ではサブシステム内で自動的に接続構
成を認識できる方法を提供する。
成を認識できる方法を提供する。
本発明は、複数の外部記憶制御装置が複数の外部記憶制
御装置を共有して制御するサブシステムの構成を認識す
るために、 （イ）一台の外部記憶制御装置がある特定の前記外部記
憶制御装置を占有する第１の行程 （ロ）前記一台の外部記憶制御装置以外の全ての外部記
憶制御装置から前記特定の外部記憶装置の接続状態を調
べる第２の行程 （ハ）前記接続状態を各外部記憶制御装置ごとに記憶し
たテーブルを作成する第３の行程 風上第１．第２および第３の行程を全ての外部記憶装置
について実行し、前記テーブルからシステム全体の接続
関係を認識する。
御装置を共有して制御するサブシステムの構成を認識す
るために、 （イ）一台の外部記憶制御装置がある特定の前記外部記
憶制御装置を占有する第１の行程 （ロ）前記一台の外部記憶制御装置以外の全ての外部記
憶制御装置から前記特定の外部記憶装置の接続状態を調
べる第２の行程 （ハ）前記接続状態を各外部記憶制御装置ごとに記憶し
たテーブルを作成する第３の行程 風上第１．第２および第３の行程を全ての外部記憶装置
について実行し、前記テーブルからシステム全体の接続
関係を認識する。
次に本発明の一実施例について図面を参照して説明する
。
。
第１図を参照して本実施例の構成について説明する。本
実施例ではＣＰＵは４台のコントローラを用いて８台の
ディスク装置で外部記憶を行なう。
実施例ではＣＰＵは４台のコントローラを用いて８台の
ディスク装置で外部記憶を行なう。
コントローラＡ２０は経路Ａ３０を介して制御７グプタ
４０に接続されている。この制御アタプタ４０は８台の
全てのディスク装置にアクセス可能となっている。これ
は、他のコントローラ（Ｂ、Ｃ，Ｄ）についても同様で
あり、つまりＣＰＵは任意のディスク装置に対して４つ
のアクセスルートを有している。
４０に接続されている。この制御アタプタ４０は８台の
全てのディスク装置にアクセス可能となっている。これ
は、他のコントローラ（Ｂ、Ｃ，Ｄ）についても同様で
あり、つまりＣＰＵは任意のディスク装置に対して４つ
のアクセスルートを有している。
コントローラはＣＰＵからの命令で外部記憶を実行する
が、その実行は経路を介して制御アダプタに命令する。
が、その実行は経路を介して制御アダプタに命令する。
制御アダプタはコントローラとディスク装置との間のデ
ータ転送の同期化を計ること、コントローラがディスク
装置を選択する場合の装置番号を照合することなどの機
能を有している。コントローラはどのコントローラから
も参照できる共有メモリ２４を有している。特に本実施
例ではこの共有メモリ２４内部にメツセージテーブル５
０〜５３（第２図参照）および接続構成マツプ（第４図
）がある。
ータ転送の同期化を計ること、コントローラがディスク
装置を選択する場合の装置番号を照合することなどの機
能を有している。コントローラはどのコントローラから
も参照できる共有メモリ２４を有している。特に本実施
例ではこの共有メモリ２４内部にメツセージテーブル５
０〜５３（第２図参照）および接続構成マツプ（第４図
）がある。
第２図を参照してこのメツセージテーブルについて説明
する。メモリセルテーブル５０を参照すると、それぞれ
のコントローラ（Ａ−Ｄ）に対応して要求メツセージと
応答メツセージとがある。
する。メモリセルテーブル５０を参照すると、それぞれ
のコントローラ（Ａ−Ｄ）に対応して要求メツセージと
応答メツセージとがある。
その他のメツセージテーブル５１〜５３も全く同一の構
成である。メツセージテーブルが４つ用意されているの
は、特に本実施例では接続構成を調査する際に指揮権を
持つコントローラが常に存在し、そのコント２−ラが専
ら使用するメツセージテーブルが必要なためである。こ
のメツセージテーブルは、′Ｏ”でメツセージなしであ
る。要求メツセージにはセンス命令とテスト命令とがあ
る。センス命令は目的のディスク装置の接続状況を調査
させる命令である。テスト命令は指揮権を持って他のコ
ントローラにメツセージを送りながら調査させる命令で
ある。一方、応答メツセージは前記センス命令を受は調
査した接続状況を応答する所である。接続状況は、“リ
ザーブ（占有）されている状態”、“オフライン状態”
、“アクセス可能な状態”および“リザーブ完了”があ
る。
成である。メツセージテーブルが４つ用意されているの
は、特に本実施例では接続構成を調査する際に指揮権を
持つコントローラが常に存在し、そのコント２−ラが専
ら使用するメツセージテーブルが必要なためである。こ
のメツセージテーブルは、′Ｏ”でメツセージなしであ
る。要求メツセージにはセンス命令とテスト命令とがあ
る。センス命令は目的のディスク装置の接続状況を調査
させる命令である。テスト命令は指揮権を持って他のコ
ントローラにメツセージを送りながら調査させる命令で
ある。一方、応答メツセージは前記センス命令を受は調
査した接続状況を応答する所である。接続状況は、“リ
ザーブ（占有）されている状態”、“オフライン状態”
、“アクセス可能な状態”および“リザーブ完了”があ
る。
コントローラは４つのメツセージテーブル５０〜５３の
自系に対する要求メツセージを定期的に参照し、そこに
メモリセルを発見するとそれぞれの動作を開始する。
自系に対する要求メツセージを定期的に参照し、そこに
メモリセルを発見するとそれぞれの動作を開始する。
次に本実施例の構成認識方法について第３図のフローを
参照して説明する。
参照して説明する。
このフローは、各コントローラについての動作を示して
いる。まず、構成認識の必要があり、ＣＰＵがメツセー
ジテーブル５０のＡ要求メツセージにテスト命令を書込
む。コントローラＡ２０は要求メツセージのテスト命令
を発見する。（１００）メツセージテーブル５０を全部
“０″で初期化する。（１０３）制御アダプタ４０を介
してディスク装置の０（１）をリザーブする。（１０４
）このリザーブが完了するか否かで次の処理は分岐する
。
いる。まず、構成認識の必要があり、ＣＰＵがメツセー
ジテーブル５０のＡ要求メツセージにテスト命令を書込
む。コントローラＡ２０は要求メツセージのテスト命令
を発見する。（１００）メツセージテーブル５０を全部
“０″で初期化する。（１０３）制御アダプタ４０を介
してディスク装置の０（１）をリザーブする。（１０４
）このリザーブが完了するか否かで次の処理は分岐する
。
（１０５）他系のコントローラがディスク装置をリサー
ブしていることはないため、リサーブできない状態とい
うのはオフライン状態だけである。
ブしていることはないため、リサーブできない状態とい
うのはオフライン状態だけである。
オフライン状態では次の動作は無意味であるため、実行
しない。リザーブが完了すると、自系応答メツセージに
“リザーブ完了”を書込む（１０６）。そして他のコン
トローラの要求メツセージにディスク装置０（１）のセ
ンス命令を書込む（］、０７）。ここでコントローラＡ
２０は応答メツセージの待ち状態（１０８）に入るが他
のコントローラではセンス命令を受け、センスし、応答
メソセージを書込むというフローの１００〜１０２まで
の動作を行なう。応答メツセージを確認すると、コント
ローラＡは終了処理に入る。
しない。リザーブが完了すると、自系応答メツセージに
“リザーブ完了”を書込む（１０６）。そして他のコン
トローラの要求メツセージにディスク装置０（１）のセ
ンス命令を書込む（］、０７）。ここでコントローラＡ
２０は応答メツセージの待ち状態（１０８）に入るが他
のコントローラではセンス命令を受け、センスし、応答
メソセージを書込むというフローの１００〜１０２まで
の動作を行なう。応答メツセージを確認すると、コント
ローラＡは終了処理に入る。
この実施例では、一台のディスク装置に対して、４台の
コントローラ全てから１回ずつリザーブしてテストする
。しかもその順番はコントローラＡから開始し、コント
ローラＤで終了する。したがっ−ＣＣＰＴＪはコントロ
ーラＡにディスク装置０（１）のテスト命令を最初に出
したわけである。従って、前記終了処理は、まず自系が
コントローラＤ２３であるかを調べる（１０９）。コン
トローラＤ２３であれば、一台のディスク装置について
は全て処理が終っているため、メツセージテーブル５０
〜５３を参照して接続構成マツプのディスク装置０（１
）と各コントローラの接続を特定する（１１０）。この
マツプは正常ならば“１″異常またはオフライン状態で
あれば“０″が書込まれることになっている。異常とは
、例えば、あるコントローラかりサーブしているにもか
かわらず、他のコントローラのセンス結果がアクセス可
能である状態である。この結果だけではどちらのコント
ローラの接続が間違っているかはわからないため、全て
のメツセージテーブルを参照するわけである。次に対称
ディスク装置を切り換える（１１１）。そして、全ての
ディスク装置についてテストしたかどうかを説明する（
１１２）。テストが未終了ならば次のコントローラ（コ
ントローラＡ）に対してテストの要求メツセージを出力
する。すると、次のコントローラはまた１００から続け
るわけである。
コントローラ全てから１回ずつリザーブしてテストする
。しかもその順番はコントローラＡから開始し、コント
ローラＤで終了する。したがっ−ＣＣＰＴＪはコントロ
ーラＡにディスク装置０（１）のテスト命令を最初に出
したわけである。従って、前記終了処理は、まず自系が
コントローラＤ２３であるかを調べる（１０９）。コン
トローラＤ２３であれば、一台のディスク装置について
は全て処理が終っているため、メツセージテーブル５０
〜５３を参照して接続構成マツプのディスク装置０（１
）と各コントローラの接続を特定する（１１０）。この
マツプは正常ならば“１″異常またはオフライン状態で
あれば“０″が書込まれることになっている。異常とは
、例えば、あるコントローラかりサーブしているにもか
かわらず、他のコントローラのセンス結果がアクセス可
能である状態である。この結果だけではどちらのコント
ローラの接続が間違っているかはわからないため、全て
のメツセージテーブルを参照するわけである。次に対称
ディスク装置を切り換える（１１１）。そして、全ての
ディスク装置についてテストしたかどうかを説明する（
１１２）。テストが未終了ならば次のコントローラ（コ
ントローラＡ）に対してテストの要求メツセージを出力
する。すると、次のコントローラはまた１００から続け
るわけである。
こうして完成した接続構成マツプが第４図に示されてい
る。この実施例ではコントローラＣからディスク７への
アクセスが不可能であることを示している。
る。この実施例ではコントローラＣからディスク７への
アクセスが不可能であることを示している。
以上説明したように本発明は、外部記憶装置を接続する
経路を有する全コントローラが共有する共有メモリにコ
ントローラ間のメツセージ交換可能な論理構成を作り、
それぞれのコントローラから順次１個の外部記憶装置に
アクセスして全体の接続構成を認識できるようにしたこ
とにより、接続構成の誤りのチエツク、コントローラレ
ベルでアクセス経路の変更を行なえ自動的なＩ１０アク
セスの負荷分散が実現できる効果がある。
経路を有する全コントローラが共有する共有メモリにコ
ントローラ間のメツセージ交換可能な論理構成を作り、
それぞれのコントローラから順次１個の外部記憶装置に
アクセスして全体の接続構成を認識できるようにしたこ
とにより、接続構成の誤りのチエツク、コントローラレ
ベルでアクセス経路の変更を行なえ自動的なＩ１０アク
セスの負荷分散が実現できる効果がある。
第１図は本発明に係るサブシステム構成例を示すブロッ
ク図、第２図は共有メモリに構成されるメツセージテー
ブルの構造例を示す図、第３図はコントローラの動作を
示すフローチャート、第４図は共有メモリに構築される
接続構成マツプ例を示す図である。 １〜５・・・・・・ディスク装置、２０〜２３・・・・
・・コントローラ、２４・・・・・・共有メモリ、３０
〜３３・・・・・・経路Ａ−Ｄ、４０〜４５・・・・・
・制御アダプタ、５０〜５３・・・・・・メツセージテ
ーブル。 代理人 弁理士 内 原 晋 第 閏 第 図
ク図、第２図は共有メモリに構成されるメツセージテー
ブルの構造例を示す図、第３図はコントローラの動作を
示すフローチャート、第４図は共有メモリに構築される
接続構成マツプ例を示す図である。 １〜５・・・・・・ディスク装置、２０〜２３・・・・
・・コントローラ、２４・・・・・・共有メモリ、３０
〜３３・・・・・・経路Ａ−Ｄ、４０〜４５・・・・・
・制御アダプタ、５０〜５３・・・・・・メツセージテ
ーブル。 代理人 弁理士 内 原 晋 第 閏 第 図
Claims (1)
- 【特許請求の範囲】 複数の外部記憶制御装置が複数の外部記憶装置を共有し
て制御するサブシステムの構成を認識するために、 （イ）一台の前記外部記憶制御装置がある特定の前記外
部記憶装置を占有する第１の行程（ロ）前記一台の外部
記憶制御装置以外の全ての外部記憶制御装置から前記特
定の外部記憶装置の接続状態を調べる第２の行程 （ハ）前記接続状態を各外部前記記憶制御装置ごとに記
憶したテーブルを作成する第３の行程 以上第１、第２および第３の行程を全ての外部記憶装置
について実行し、前記テーブルからシステム全体の接続
関係を認識することを特徴とするサブシステム構成の認
識方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10226890A JPH04628A (ja) | 1990-04-18 | 1990-04-18 | サブシステム構成の認識方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10226890A JPH04628A (ja) | 1990-04-18 | 1990-04-18 | サブシステム構成の認識方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04628A true JPH04628A (ja) | 1992-01-06 |
Family
ID=14322852
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10226890A Pending JPH04628A (ja) | 1990-04-18 | 1990-04-18 | サブシステム構成の認識方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04628A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0747822A3 (en) * | 1995-06-07 | 1997-04-09 | Hitachi Ltd | External storage system with redundant storage controls |
| US6983349B2 (en) * | 2002-04-30 | 2006-01-03 | Hitachi, Ltd. | Method, system, and storage controller for controlling shared memories |
-
1990
- 1990-04-18 JP JP10226890A patent/JPH04628A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0747822A3 (en) * | 1995-06-07 | 1997-04-09 | Hitachi Ltd | External storage system with redundant storage controls |
| US6983349B2 (en) * | 2002-04-30 | 2006-01-03 | Hitachi, Ltd. | Method, system, and storage controller for controlling shared memories |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4466098A (en) | Cross channel circuit for an electronic system having two or more redundant computers | |
| JP4132322B2 (ja) | 記憶制御装置およびその制御方法 | |
| GB2189061A (en) | Management of system configuration data | |
| JPH04628A (ja) | サブシステム構成の認識方法 | |
| JPH0212361A (ja) | 階層化バスによる並列計算機システム | |
| JP2007066246A (ja) | コントローラの自己診断システム及び方法 | |
| JP2626127B2 (ja) | 予備系ルート試験方式 | |
| JPH0375836A (ja) | 資源情報引き継ぎ処理方法 | |
| JP4117685B2 (ja) | フォルトトレラント・コンピュータとそのバス選択制御方法 | |
| JP2929967B2 (ja) | ファイルシステム | |
| JPS63234316A (ja) | テ−ブル記憶の排他制御方式 | |
| KR930001588B1 (ko) | 프로세서 제어장치 | |
| JPS63149749A (ja) | 入出力サブシステムの診断方法 | |
| KR940004732B1 (ko) | 실시간 운영체계에서의 입출력 장치의 초기화 방법 | |
| JP3273191B2 (ja) | データ転送装置 | |
| EP3907614A1 (en) | Semiconductor device | |
| WO2004079573A1 (ja) | マルチプロセッサシステム | |
| JPH041845A (ja) | 多重化システムのアダプタアクセス方式 | |
| JPH0827761B2 (ja) | 二重化メモリの両系同時書込方法 | |
| JP2024025448A (ja) | ストレージシステム | |
| JP2016207142A (ja) | 計算機及びメモリ故障診断方法 | |
| JPH02162413A (ja) | ファイル装置の排他的制御方式 | |
| JPS6258354A (ja) | 主記憶のテスト方法 | |
| JPS59135554A (ja) | 計算機システム間通信方式 | |
| JPH0237458A (ja) | 冗長バス構成のバス制御方式 |