JPH0463014A - 高電圧用比較回路 - Google Patents
高電圧用比較回路Info
- Publication number
- JPH0463014A JPH0463014A JP17352590A JP17352590A JPH0463014A JP H0463014 A JPH0463014 A JP H0463014A JP 17352590 A JP17352590 A JP 17352590A JP 17352590 A JP17352590 A JP 17352590A JP H0463014 A JPH0463014 A JP H0463014A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- comparator
- terminal
- signal input
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000002457 bidirectional effect Effects 0.000 claims description 6
- 230000001681 protective effect Effects 0.000 claims 1
- 230000007257 malfunction Effects 0.000 abstract description 8
- 230000003247 decreasing effect Effects 0.000 abstract 1
- 230000007423 decrease Effects 0.000 description 8
- 238000010586 diagram Methods 0.000 description 6
- 230000000694 effects Effects 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 1
Landscapes
- Analogue/Digital Conversion (AREA)
- Manipulation Of Pulses (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概要〕
高電圧用比較器回路に関し、
高入力電圧、高基準電圧においても動作可能な比較回路
を得ることを目的とし、 高電圧の電源電圧が供給される第1と第2の電源端子間
に直列接続された3つの抵抗からなり、2つの分圧端子
をもつ分圧回路と、第2の分圧端子に接続されたベース
と、電圧出力用のエミッタをもつエミッタフォロワ型ト
ランジスタ回路と、エミッタと第1の電源端子との間に
設けられた定電圧回路と、定電圧回路の定電圧出力を電
源入力とし、また信号入力端子および第1の分圧端子の
各電圧を比較入力として設けられた比較器と、信号入力
端子および第1の分圧端子にまたがって設けられた双方
向の保護ダイオードとを備え、第1の分圧端子の電圧に
対して、信号入力端子に過大もしくは過小な電圧が入力
された場合、保護ダイオードと、分圧回路と、エミッタ
フォロワ型トランジスタ回路とを介して、比較器への電
圧をフローティング変化させる構成を持つ。
を得ることを目的とし、 高電圧の電源電圧が供給される第1と第2の電源端子間
に直列接続された3つの抵抗からなり、2つの分圧端子
をもつ分圧回路と、第2の分圧端子に接続されたベース
と、電圧出力用のエミッタをもつエミッタフォロワ型ト
ランジスタ回路と、エミッタと第1の電源端子との間に
設けられた定電圧回路と、定電圧回路の定電圧出力を電
源入力とし、また信号入力端子および第1の分圧端子の
各電圧を比較入力として設けられた比較器と、信号入力
端子および第1の分圧端子にまたがって設けられた双方
向の保護ダイオードとを備え、第1の分圧端子の電圧に
対して、信号入力端子に過大もしくは過小な電圧が入力
された場合、保護ダイオードと、分圧回路と、エミッタ
フォロワ型トランジスタ回路とを介して、比較器への電
圧をフローティング変化させる構成を持つ。
本発明は、高電圧において使用する比較回路に関する。
一般的に、高電圧用の比較器の入力電圧は電源電圧端子
に加えられる+V ccと−Vecl圧の範囲内で動作
するようになっていて、その範囲外の入力電圧が加えら
れると比較器が破壊されることがある。そのため、従来
は、ダイオードにより入力電圧をクランプし、過大な入
力電圧が比較器に加えられないようにしてい・た。
しかし、クランプ用ダイオードの逆方向漏れ電流の影響
あるいは、電源投入時等において、ダイオードの接合容
量を介して動作範囲外の高電圧のノイズが入ったりして
比較器が誤動作したり破壊されたりすることがあった。
に加えられる+V ccと−Vecl圧の範囲内で動作
するようになっていて、その範囲外の入力電圧が加えら
れると比較器が破壊されることがある。そのため、従来
は、ダイオードにより入力電圧をクランプし、過大な入
力電圧が比較器に加えられないようにしてい・た。
しかし、クランプ用ダイオードの逆方向漏れ電流の影響
あるいは、電源投入時等において、ダイオードの接合容
量を介して動作範囲外の高電圧のノイズが入ったりして
比較器が誤動作したり破壊されたりすることがあった。
本発明は、電源入力電圧+y ccと−V ccの間の
範囲外の信号入力電圧が比較器に入力されてもあるいは
比較器の電源入力電圧の最大定格を超えるような高い基
準電圧が入力された場合にも、比較器が破壊されたり誤
動作したりすることのないような高電圧用比較回路を提
供するものである。
範囲外の信号入力電圧が比較器に入力されてもあるいは
比較器の電源入力電圧の最大定格を超えるような高い基
準電圧が入力された場合にも、比較器が破壊されたり誤
動作したりすることのないような高電圧用比較回路を提
供するものである。
第5図により、従来の高電圧用比較回路を説明する。
回において、50は信号入力電圧を基1!電圧と比較し
て比較結果を出力する比較器、51は外部電源装置から
入力される高電圧を比較器の電源入力電圧(図示の+■
cc)まで低下せしめるレベルシフト回路、52は外部
電源装置から入力される負側の高電圧を比較器の電源入
力端子(図示の■cc)まで引き上げるレベルシフト回
路、53.54は分圧抵抗であって、比較器において信
号入力電圧と比較するための基準電圧を定めるためのも
の、55は保護ダイオードであって、基準電圧が電源入
力電圧+y ccを超えることのないようにするもの、
55−2は保護ダイオードであって、信号入力端子の変
動から比較器を保護するもの、56は保護ダイオードで
あって、比較器に入力される信号入力電圧が低電圧側の
電源入力電圧−■cc以下にならないようにするもの、
56−2は保護ダイオードであって、基準電圧の変動か
ら比較器を保護するもの、57は高電圧側の電源入力電
圧+V CCを供給する電源入力端子、58は比較器に
低電圧側の電源入力電圧−V−を供給するための電源入
力端子、59は分圧抵抗の分圧端子であって、基1!電
圧を比較器に入力する端子、60.60 はそれぞれ、
正電圧側、負電圧側の電#電圧供給端子、61は比較器
の信号出力端子、62は比較器の信号入力端子である 次に、図の回路の動作を説明する。
て比較結果を出力する比較器、51は外部電源装置から
入力される高電圧を比較器の電源入力電圧(図示の+■
cc)まで低下せしめるレベルシフト回路、52は外部
電源装置から入力される負側の高電圧を比較器の電源入
力端子(図示の■cc)まで引き上げるレベルシフト回
路、53.54は分圧抵抗であって、比較器において信
号入力電圧と比較するための基準電圧を定めるためのも
の、55は保護ダイオードであって、基準電圧が電源入
力電圧+y ccを超えることのないようにするもの、
55−2は保護ダイオードであって、信号入力端子の変
動から比較器を保護するもの、56は保護ダイオードで
あって、比較器に入力される信号入力電圧が低電圧側の
電源入力電圧−■cc以下にならないようにするもの、
56−2は保護ダイオードであって、基準電圧の変動か
ら比較器を保護するもの、57は高電圧側の電源入力電
圧+V CCを供給する電源入力端子、58は比較器に
低電圧側の電源入力電圧−V−を供給するための電源入
力端子、59は分圧抵抗の分圧端子であって、基1!電
圧を比較器に入力する端子、60.60 はそれぞれ、
正電圧側、負電圧側の電#電圧供給端子、61は比較器
の信号出力端子、62は比較器の信号入力端子である 次に、図の回路の動作を説明する。
抵抗分圧回路53.54の分圧端子59における電圧が
基準電圧として、比較器50に入力される。
基準電圧として、比較器50に入力される。
信号入力端子62より比較対象の信号入力電圧が比較器
50に入力され、基1!電圧と比較される。
50に入力され、基1!電圧と比較される。
例えば、入力電圧が基準電圧より高い場合には、比較器
はロー(L)を信号出力端子61に出力し、信号入力電
圧が基Ys!圧より低い場合にはハイ(H)を信号出力
端子61に出力する。
はロー(L)を信号出力端子61に出力し、信号入力電
圧が基Ys!圧より低い場合にはハイ(H)を信号出力
端子61に出力する。
そこで、例えば、信号入力端子62に加えられる電圧が
高い方に変動し、V ccを超えた場合を考える。
高い方に変動し、V ccを超えた場合を考える。
このような場合、レベルシフト回路の出力電圧は+V
tcで一定になるように保持されているので1、保護ダ
イオード55−2が導通し、分圧端子59の電圧は、電
源入力端子57の電圧とほぼ同等になり比較器が保護さ
れる。
tcで一定になるように保持されているので1、保護ダ
イオード55−2が導通し、分圧端子59の電圧は、電
源入力端子57の電圧とほぼ同等になり比較器が保護さ
れる。
また、 V ceより低い電圧が信号入力端子62に加
えられた場合には、保護ダイオード56が導通し、比較
器50の信号入力電圧が電源入力端子58の電圧とほぼ
同等になり比較器50が保護される。
えられた場合には、保護ダイオード56が導通し、比較
器50の信号入力電圧が電源入力端子58の電圧とほぼ
同等になり比較器50が保護される。
従来の高電圧用比較回路においては、保護ダイオードに
逆漏れ電流が流れると、比較器の入力部における差動増
幅回路において誤動作を生じることがあった。
逆漏れ電流が流れると、比較器の入力部における差動増
幅回路において誤動作を生じることがあった。
また、ダイオードの接合容量を介して、比較器のit源
電電圧端子側らノイズが比較器の入力側に加わることが
あり、そのような場合も、同様に誤動作の原因になって
いた。
電電圧端子側らノイズが比較器の入力側に加わることが
あり、そのような場合も、同様に誤動作の原因になって
いた。
本発明は、上記の誤動作の原因になっていた保護ダイオ
ードを用いることなく、信号入力電圧が電源電圧+■ゎ
、と−V ccの範囲外であっても誤動作することなく
、さらに基準電圧が比較器の電源電圧の最大定格を超え
ても比較器が破壊されたりすることのない高電圧用比較
回路を得ることを目的とする。
ードを用いることなく、信号入力電圧が電源電圧+■ゎ
、と−V ccの範囲外であっても誤動作することなく
、さらに基準電圧が比較器の電源電圧の最大定格を超え
ても比較器が破壊されたりすることのない高電圧用比較
回路を得ることを目的とする。
本発明は、比較器へ入力される比較対象電圧が基準電圧
に対して過大あるいは過小になったとき、その比較対象
電圧が比較器の電源入力電圧が比較対象電圧に追従して
フローティング変化するようにするものである。
に対して過大あるいは過小になったとき、その比較対象
電圧が比較器の電源入力電圧が比較対象電圧に追従して
フローティング変化するようにするものである。
そのようにして、比較器の信号入力電圧、基準電圧、電
源入力電圧の関係が、常に正常値の範囲に抑えられるよ
うにした。
源入力電圧の関係が、常に正常値の範囲に抑えられるよ
うにした。
第1図により本発明の基本構成を説明する。
図において、1は比較器、2はエミッタフォロワ型トラ
ンジスタ回路、2゛は信号入力電圧もしくは基!1!電
圧の変化に応して比較器1の電源入力電圧を定める電圧
制御トランジスタであって、例として、PNP型トラン
ジスタで構成したもの、3は分圧回路であって、3つの
分圧抵抗より構成され、第1の分圧点と第2の分圧点を
持つもの、4は双方向の保護ダイオードであって、過大
な信号入力電圧もしくは過大な基準電圧が人力された場
合に比較器lを保護するもの、5は定電圧回路であって
、比較器1の高電圧側の電源入力端子と低電圧側の電源
入力端子間の電圧を常に一定にし、比較器を保護するも
の、6.7.8は分圧回路3の分圧抵抗、9.10はそ
れぞれ保護ダイオード4における逆方向に並列接続され
た双方向のダイオード、11はダイオード9、IOに流
れる電流を制限してダイオードを保護するための抵抗、
12は定電圧回路5におけるツェナーダイオード13に
流れる電流を制限するための抵抗、13は比較器1の電
源入力端子間の電圧を一定に保つためのツェナーダイオ
ード、14.14”はそれぞれ、高電圧側の電源電圧供
給端子と定電圧側の電源電圧供給端子、15は比較器1
の信号出力端子、16は信号入力端子、18は第1の分
圧端子、19は第2の分圧端子、20.21はそれぞれ
比較器の電源入力端子である。
ンジスタ回路、2゛は信号入力電圧もしくは基!1!電
圧の変化に応して比較器1の電源入力電圧を定める電圧
制御トランジスタであって、例として、PNP型トラン
ジスタで構成したもの、3は分圧回路であって、3つの
分圧抵抗より構成され、第1の分圧点と第2の分圧点を
持つもの、4は双方向の保護ダイオードであって、過大
な信号入力電圧もしくは過大な基準電圧が人力された場
合に比較器lを保護するもの、5は定電圧回路であって
、比較器1の高電圧側の電源入力端子と低電圧側の電源
入力端子間の電圧を常に一定にし、比較器を保護するも
の、6.7.8は分圧回路3の分圧抵抗、9.10はそ
れぞれ保護ダイオード4における逆方向に並列接続され
た双方向のダイオード、11はダイオード9、IOに流
れる電流を制限してダイオードを保護するための抵抗、
12は定電圧回路5におけるツェナーダイオード13に
流れる電流を制限するための抵抗、13は比較器1の電
源入力端子間の電圧を一定に保つためのツェナーダイオ
ード、14.14”はそれぞれ、高電圧側の電源電圧供
給端子と定電圧側の電源電圧供給端子、15は比較器1
の信号出力端子、16は信号入力端子、18は第1の分
圧端子、19は第2の分圧端子、20.21はそれぞれ
比較器の電源入力端子である。
〔作用]
第1回の基本構成の動作を説明する。
先ず、基準電圧および信号入力電圧が正常値の範囲にあ
る場合について考える。
る場合について考える。
この場合は、基準電圧に対する信号入力電圧の大きさが
保護ダイオードの順方向時下電圧以下にあるため、保護
ダイオードは導通しない。そのため、電源電圧供給端子
14.14”間に電源装置(図示せず)より入力される
電圧により定められる第1の分圧端子18に生じる電圧
が基準電圧として比較器1に入力される。
保護ダイオードの順方向時下電圧以下にあるため、保護
ダイオードは導通しない。そのため、電源電圧供給端子
14.14”間に電源装置(図示せず)より入力される
電圧により定められる第1の分圧端子18に生じる電圧
が基準電圧として比較器1に入力される。
また、信号入力端子16から比較対象の電圧が比較器l
に入力される(抵抗11による入力電圧の低下は無視で
きる)。
に入力される(抵抗11による入力電圧の低下は無視で
きる)。
そして、第2の分圧端子19における電圧がエミッタフ
ォロワ型トランジスタ回路2の電圧制御トランジスタ2
゛のベースに入力される。
ォロワ型トランジスタ回路2の電圧制御トランジスタ2
゛のベースに入力される。
ここで、エミッタフォロワ型トランジスタ回路の入力イ
ンピーダンスは高いので、第2の分圧端子に生しる電圧
がエミッタフォロワ型トランジスタ回路を設けたことに
より影響されることはない。
ンピーダンスは高いので、第2の分圧端子に生しる電圧
がエミッタフォロワ型トランジスタ回路を設けたことに
より影響されることはない。
その結果、比較器1の電源入力端子21から流れ出す電
流および定電圧回路5に流れる電流の和として、エミッ
タフォロワ型トランジスタ回路2のエミッタ電流が流れ
る。そして、その結果、定電圧回路5の抵抗12に流れ
る電流により生しる電圧降下分だけ電源電圧供給端子1
4に加えられる電圧より低い電圧が比較器1の高電圧側
の電源入力電圧+■ccとして定められる。
流および定電圧回路5に流れる電流の和として、エミッ
タフォロワ型トランジスタ回路2のエミッタ電流が流れ
る。そして、その結果、定電圧回路5の抵抗12に流れ
る電流により生しる電圧降下分だけ電源電圧供給端子1
4に加えられる電圧より低い電圧が比較器1の高電圧側
の電源入力電圧+■ccとして定められる。
さらに、高電圧側の電源入力端子20と低電圧側の電源
入力端子21間の電圧は、定電圧回路5のツェナーダイ
オード13により定められる定電圧に保持される。
入力端子21間の電圧は、定電圧回路5のツェナーダイ
オード13により定められる定電圧に保持される。
そこで、過大な信号入力電圧が信号入力端子16に加え
られた場合を考える。
られた場合を考える。
その場合には、信号入力端子16−抵抗11ダイオード
9−分圧抵抗7−分圧抵抗8−1iifI電圧供給端子
14゛に流れる電流が、基準電圧、信号入力電圧が正常
値にあったとき分圧抵抗7.8に流れていた電流に加わ
り、第1の分圧端子18、第2の分圧端子19の電圧が
上昇する。さらに電圧制御トランジスタ2”の入力イン
ピーダンスは高いので、信号入力電圧の増加分に応した
変動電圧が第2、第1の分圧端子に生し、その電圧が電
圧制御トランジスタ2”に入力される。
9−分圧抵抗7−分圧抵抗8−1iifI電圧供給端子
14゛に流れる電流が、基準電圧、信号入力電圧が正常
値にあったとき分圧抵抗7.8に流れていた電流に加わ
り、第1の分圧端子18、第2の分圧端子19の電圧が
上昇する。さらに電圧制御トランジスタ2”の入力イン
ピーダンスは高いので、信号入力電圧の増加分に応した
変動電圧が第2、第1の分圧端子に生し、その電圧が電
圧制御トランジスタ2”に入力される。
その結果、トランジスタ2゛のベースに加えられる電圧
が上昇し、低インピーダンス側のエミッタ電流が減少す
る。
が上昇し、低インピーダンス側のエミッタ電流が減少す
る。
そのため、定電圧回路5の抵抗12の電圧降下が小さく
なり、比較器1の電源入力端子20の電源入力電圧+V
Ceが上昇する。
なり、比較器1の電源入力端子20の電源入力電圧+V
Ceが上昇する。
また、電源入力端子20.21間はツェナーダイオード
により一定の電圧に保持されるので電源入力電圧−V
eCも、同時に低下する。
により一定の電圧に保持されるので電源入力電圧−V
eCも、同時に低下する。
従って、比較器1の信号入力電圧が過大になるにともな
って、基準電圧、比較器の電源入力電圧も上昇する結果
、比較器における各入力電圧の相対的関係は正常値の範
囲に抑えられ、比較器が破壊されたり、誤動作するよう
なことが防止される。
って、基準電圧、比較器の電源入力電圧も上昇する結果
、比較器における各入力電圧の相対的関係は正常値の範
囲に抑えられ、比較器が破壊されたり、誤動作するよう
なことが防止される。
次に、正常値を超えた低い信号入力電圧(過小電圧)が
比較器1に入力された場合を考える。
比較器1に入力された場合を考える。
その場合には、ダイオード10が導通し、電源電圧供給
端子14−分圧抵抗6−ダイオード′10抵抗11−信
号入力端子16に電流が流れる。
端子14−分圧抵抗6−ダイオード′10抵抗11−信
号入力端子16に電流が流れる。
その結果、その電流の分だけ、分圧抵抗6に流れる電流
が基準電圧、信号入力電圧が正常値にあった場合より増
加するため分圧抵抗6における電圧降下が大きくなり、
第1、第2の分圧端子における電圧が低下する。
が基準電圧、信号入力電圧が正常値にあった場合より増
加するため分圧抵抗6における電圧降下が大きくなり、
第1、第2の分圧端子における電圧が低下する。
そのため、電圧制御トランジスタ2゛のエミッタ電流が
増加し、抵抗12の電圧降下が大きくなって、比較器1
の電源入力端子20の電圧+V ccが低下する。同時
に、電源入力端子20と21の間がツェナーダイオード
13で一定に保持されているため、電源入力端子21の
電圧も+V ecよりツェナー電圧だけ低い−y cc
’ に定められる。
増加し、抵抗12の電圧降下が大きくなって、比較器1
の電源入力端子20の電圧+V ccが低下する。同時
に、電源入力端子20と21の間がツェナーダイオード
13で一定に保持されているため、電源入力端子21の
電圧も+V ecよりツェナー電圧だけ低い−y cc
’ に定められる。
また電源電圧供給端子14に加えられる電圧が正常値よ
り高くなった場合も、ダイオード10が導通して、比較
器に入力される基準電圧と信号入力電圧の差は低く維持
され、同時に、第1、第2の分圧端子18.19の電圧
が高くなり、その結果電圧制御トランジスタ2°のエミ
ッタ電流が減少し、抵抗12の電圧降下が小さ(なる。
り高くなった場合も、ダイオード10が導通して、比較
器に入力される基準電圧と信号入力電圧の差は低く維持
され、同時に、第1、第2の分圧端子18.19の電圧
が高くなり、その結果電圧制御トランジスタ2°のエミ
ッタ電流が減少し、抵抗12の電圧降下が小さ(なる。
そのため、電源入力端子20.21の電圧+y cc、
−ycc’がともに、差をツェナーダイオードで定めら
れる定電圧に保たれたまま上昇する。
−ycc’がともに、差をツェナーダイオードで定めら
れる定電圧に保たれたまま上昇する。
また、電源電圧供給端子14に加えられる電圧が正常範
囲より低下した場合も、同様の動作により、第1、第2
のの分圧端子18.19の電圧が低くなり、その結果電
圧制御トランジスタ2゛のエミッタ電流が増加し、抵抗
12の電圧降下が大きくなる。
囲より低下した場合も、同様の動作により、第1、第2
のの分圧端子18.19の電圧が低くなり、その結果電
圧制御トランジスタ2゛のエミッタ電流が増加し、抵抗
12の電圧降下が大きくなる。
その結果、ii源大入力端子20電圧+V c cが低
下し、電源入力端子21の電圧−y cc’ もツェナ
電圧分だけ低下する。
下し、電源入力端子21の電圧−y cc’ もツェナ
電圧分だけ低下する。
上記のように、本発明では、比較器1の電源入力電圧が
、フローティング電圧となっていて、信号入力電圧が信
号入力電圧、基準電圧の変動にともなって変化し、基準
電圧、信号入力電圧、電源入力電圧の関係が相対に、常
に一定の正常な範囲に保つことができる。
、フローティング電圧となっていて、信号入力電圧が信
号入力電圧、基準電圧の変動にともなって変化し、基準
電圧、信号入力電圧、電源入力電圧の関係が相対に、常
に一定の正常な範囲に保つことができる。
そのため、過大もしくは過小な電圧変動が外部から加え
られても、比較器1が破壊されたり、誤動作を生じたり
することをなくすことができる。
られても、比較器1が破壊されたり、誤動作を生じたり
することをなくすことができる。
また、本発明では、基準電圧と信号入力電圧の差が双方
向の保護ダイオードによりクランプされて小さくしであ
るので、過大な信号入力電圧もしくは基準電圧が入力さ
れても、比較器の入力端子に流入もしくは流出する電流
を最小とすることができる。
向の保護ダイオードによりクランプされて小さくしであ
るので、過大な信号入力電圧もしくは基準電圧が入力さ
れても、比較器の入力端子に流入もしくは流出する電流
を最小とすることができる。
なお、上記説明では、エミッタフォロワ型回路の電圧制
御トランジスタ2“をPNP型トランジスタで構成する
場合について説明したが、他のトランジスタでもよい。
御トランジスタ2“をPNP型トランジスタで構成する
場合について説明したが、他のトランジスタでもよい。
定電圧回路の構成もツェナーダイオードと抵抗のみの回
路により構成するようにしたが、他の回路構成でもよい
。
路により構成するようにしたが、他の回路構成でもよい
。
[実施例]
第2図は、本発明の第1の実施例を示す。
図は、エミッタフォロワ型トランジスタ回路の電圧制御
トランジスタをNPN型トランジスタで構成した点で第
1図の基本構成と異なる。
トランジスタをNPN型トランジスタで構成した点で第
1図の基本構成と異なる。
図において、25は比較器、26は電圧制御トランジス
タ、27はツェナーダイオード、28はツェナーダイオ
ードの電流制限用の抵抗、29.30は双方向の保護ダ
イオード、31はダイオード29.30の保護のための
抵抗、32.33.34は分圧回路の分圧抵抗、37.
37 は電源電圧供給端子、38は信号出力端子、39
は信号入力端子、40.41は比較器25の第1、第2
の電源入力端子である。
タ、27はツェナーダイオード、28はツェナーダイオ
ードの電流制限用の抵抗、29.30は双方向の保護ダ
イオード、31はダイオード29.30の保護のための
抵抗、32.33.34は分圧回路の分圧抵抗、37.
37 は電源電圧供給端子、38は信号出力端子、39
は信号入力端子、40.41は比較器25の第1、第2
の電源入力端子である。
図示の回路は、電圧制御トランジスタ26をNPN型ト
ランジスタにより構成したため、エミッタ電流の比較器
25、ツェナーダイオード27、抵抗28が、電圧制御
トランジスタ26のエミッタ側より低電圧側に位置する
点で第1図の回路構成と異る。そのため、第1の分圧点
36は、第2の分圧点35より低電圧側に位置する。
ランジスタにより構成したため、エミッタ電流の比較器
25、ツェナーダイオード27、抵抗28が、電圧制御
トランジスタ26のエミッタ側より低電圧側に位置する
点で第1図の回路構成と異る。そのため、第1の分圧点
36は、第2の分圧点35より低電圧側に位置する。
図示の回路の動作の概略は、次の通りである。
基準電圧と信号入力電圧が正常値の範囲で入力される場
合には、保護ダイオード29.30が導通せず、それぞ
れの電圧が比較器25に入力される。
合には、保護ダイオード29.30が導通せず、それぞ
れの電圧が比較器25に入力される。
そして、例えば、過大な信号入力電圧が信号入力端子3
9に加えられた場合には、第1の分圧点36の電圧が上
昇する。そのため、第2の分圧点35の電圧が上昇し、
電圧制御トランジスタ26のベース電流が増加して、エ
ミッタ電流が増加する。
9に加えられた場合には、第1の分圧点36の電圧が上
昇する。そのため、第2の分圧点35の電圧が上昇し、
電圧制御トランジスタ26のベース電流が増加して、エ
ミッタ電流が増加する。
その結果、抵抗28に流れる電流が増加し、第2の電源
入力端子41の電圧−V cc′が高くなる。
入力端子41の電圧−V cc′が高くなる。
同時に−V cc′ よりツェナー電圧骨だけ高い−V
cc” も高くなる。
cc” も高くなる。
逆に、信号入力電圧が正常値より低下した場合には、ダ
イオード30が導通し、第1の分圧点36の電圧が低下
する。
イオード30が導通し、第1の分圧点36の電圧が低下
する。
その結果、第2の分圧点35の電圧も下がり電圧制御ト
ランジスタ26のエミッタ電流が減少する結果、抵抗2
8の電圧鋒下が小さくなり+y cc、V cc′が低
くなる。また、比較器25の2つの電源入力端子間はツ
ェナーダイオード27により一定に保持される。
ランジスタ26のエミッタ電流が減少する結果、抵抗2
8の電圧鋒下が小さくなり+y cc、V cc′が低
くなる。また、比較器25の2つの電源入力端子間はツ
ェナーダイオード27により一定に保持される。
第3図は本発明の第2の実施例を示す。
図において、42は抵抗44の電流を少なくすませるた
めに設けた電流制御トランジスタである。
めに設けた電流制御トランジスタである。
図示の回路は、比較器40の低電圧側(−Ve。
)の電源端子から流れ出す電流を、トランジスタ42で
受けるようにしである。電圧制御トランジスタ42のベ
ースに流れる電流は、エミッタ電流の1/(1+hfe
)なので、比較器から流れ出る電流のうち抵抗44に流
れる電流を、電流制御トランジスタ42がない場合に比
べて、1/(1+hfe)に減少せしめることができる
。
受けるようにしである。電圧制御トランジスタ42のベ
ースに流れる電流は、エミッタ電流の1/(1+hfe
)なので、比較器から流れ出る電流のうち抵抗44に流
れる電流を、電流制御トランジスタ42がない場合に比
べて、1/(1+hfe)に減少せしめることができる
。
上記の点板外は、第2図の実施例の動作と変わらないの
で説明は省略する。
で説明は省略する。
第4図は本発明の第3の実施例を示す。
図示の回路は第3図における電流制御トランジスタ42
がPNP型トランジスタであったのをNPN)ランジス
タとした点および電圧制御トランジスタがNPN型トラ
ンジスタであったのをPNPトランジスタで構成した点
で異なるのみであるので説明は省略する。
がPNP型トランジスタであったのをNPN)ランジス
タとした点および電圧制御トランジスタがNPN型トラ
ンジスタであったのをPNPトランジスタで構成した点
で異なるのみであるので説明は省略する。
(発明の効果〕
本発明によれば、信号入力電圧の変化に追随して比較器
の高電圧側の電源入力電圧および低電圧側の電源入力電
圧がその差を一定に保ったまま変動するので、過大な信
号入力電圧および過大な基準電圧が人力されても、比較
器が破壊されたり誤動作したりすることがない。
の高電圧側の電源入力電圧および低電圧側の電源入力電
圧がその差を一定に保ったまま変動するので、過大な信
号入力電圧および過大な基準電圧が人力されても、比較
器が破壊されたり誤動作したりすることがない。
第1図は、本発明の基本構成を示す図である。
第2図は、本発明の第1の実施例を示す図である。
第3図は、
る。
第4回は、
る。
第5回は、
本発明の第2の実施例を示す図であ
本発明の第3の実施例を示す図であ
従来の高電圧用比較回路を示す図で
ある。
第1図において、
1 :比較器、
2 :エミソタフオロワ型トランジスタ回路、2′ 二
を圧制御トランジスタ、 3 :分圧回路、 4 :保護ダイオード、 5 :定電圧回路、 6.7.8:分圧抵抗、 9 10:ダイオード、 11:抵抗、 12:抵抗、 13:ツェナーダイオード、 14:電#電圧供給端子(第1の電源端子)、15 : 16二 l 8 : 19 : 20、 :電源電圧供給端子(第2の電源端子)信号出力端子、 信号入力端子、 第1の分圧端子(第1の分圧点)、 第2の分圧端子(第2の分圧点)、 21:電源入力端子。 特許出願人 株式会社ビーエフニー
を圧制御トランジスタ、 3 :分圧回路、 4 :保護ダイオード、 5 :定電圧回路、 6.7.8:分圧抵抗、 9 10:ダイオード、 11:抵抗、 12:抵抗、 13:ツェナーダイオード、 14:電#電圧供給端子(第1の電源端子)、15 : 16二 l 8 : 19 : 20、 :電源電圧供給端子(第2の電源端子)信号出力端子、 信号入力端子、 第1の分圧端子(第1の分圧点)、 第2の分圧端子(第2の分圧点)、 21:電源入力端子。 特許出願人 株式会社ビーエフニー
Claims (1)
- 【特許請求の範囲】 外部から比較対象電圧が入力される信号入力端子(1
6)と、 高電圧の電源電圧が供給される第1と第2の2つの電源
端子(14、14′)と、 上記2つの電源端子間に直列接続された3つの抵抗(6
、7、8)からなり、第1と第2の2つの分圧端子(1
8、19)をもつ分圧回路と、上記第2の分圧端子(1
9)に接続されたベースと、電圧出力用のエミッタとを
もつエミッタフォロワ形トランジスタ回路(2)と、 上記エミッタフォロワ型トランジスタ回路(2)のエミ
ッタと上記第1の電源端子(14)との間に設けられた
定電圧回路(5)と、 上記定電圧回路(5)の定電圧出力を電源入力とし、ま
た上記信号入力端子(16)および第1の分圧端子(1
8)の各電圧を比較入力として設けられた比較器(1)
と、 上記信号入力端子(16)および第1の分圧端子(18
)にまたがって設けられた双方向の保護ダイオード(4
)とを備え、 上記第1の分圧端子(18)の電圧に対して、信号入力
端子(16)に過大なあるいは過小な電圧が入力された
場合、上記保護ダイオード(4)と、分圧回路(3)と
、エミッタフォロワ型トランジスタ回路(2)とを介し
て、比較器(1)への電源入力電圧をフローティング変
化させることを特徴とする高電圧用比較回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17352590A JPH0463014A (ja) | 1990-06-29 | 1990-06-29 | 高電圧用比較回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17352590A JPH0463014A (ja) | 1990-06-29 | 1990-06-29 | 高電圧用比較回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0463014A true JPH0463014A (ja) | 1992-02-28 |
Family
ID=15962141
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17352590A Pending JPH0463014A (ja) | 1990-06-29 | 1990-06-29 | 高電圧用比較回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0463014A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US12609681B2 (en) | 2024-03-19 | 2026-04-21 | Kabushiki Kaisha Toshiba | Input circuit and semiconductor device |
-
1990
- 1990-06-29 JP JP17352590A patent/JPH0463014A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US12609681B2 (en) | 2024-03-19 | 2026-04-21 | Kabushiki Kaisha Toshiba | Input circuit and semiconductor device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5828206A (en) | Serial control type voltage regulator | |
| US7859325B2 (en) | CPU core voltage supply circuit | |
| US4593338A (en) | Constant-voltage power supply circuit | |
| US2976474A (en) | Electronic voltage regulator | |
| US5543996A (en) | Protective circuit for protecting transistor from thermal destruction | |
| US4771228A (en) | Output stage current limit circuit | |
| JPS61110218A (ja) | 電圧安定化装置 | |
| US5206778A (en) | Sense circuit for on-chip thermal shutdown | |
| US3403320A (en) | Voltage regulator with current overload protection | |
| US11507119B2 (en) | Method and apparatus for integrated battery supply regulation and transient suppression | |
| JP3228950B2 (ja) | 電源から電圧を供給される集積回路の入力を過電圧から保護する回路構成 | |
| US4333120A (en) | Transistor protection circuit | |
| KR0134287Y1 (ko) | 병렬 접속된 스위칭모드 전원공급장치의 과도전압 보호장치 | |
| JP3848265B2 (ja) | 電子装置 | |
| US4095127A (en) | Transistor base drive regulator | |
| JPH04297909A (ja) | 過渡状態保護型分離出力段回路 | |
| JPS5990456A (ja) | 可変負荷用電源回路 | |
| KR20000009310A (ko) | 저전압 동작용 바이어스 전류회로 | |
| US3120635A (en) | Short circuit protector for transistorized circuits | |
| JPH03136112A (ja) | 安定化電源回路 | |
| US4010403A (en) | Radiation protected solid state voltage regulating apparatus | |
| US6175478B1 (en) | Short-circuit protection circuit, particularly for power transistors | |
| JPS5996826A (ja) | 電気信号で制御される装置の保護回路 | |
| JPS5843014A (ja) | 電源装置 | |
| JP3338274B2 (ja) | 電力増幅回路 |