JPH0463086A - ディジタルコンバーゼンス補正回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ この発明は、カラー受像管のコンバーゼンスをディジタ
ル的に補正するコンバーゼンス補正回路に関する。

［従来の技術］ 第５図は、従来のディジタルコンバーゼンス補正回路の
構成を示すものである。

同図において、ＰＬＬ回路１には水平ブランキング信号
Ｐ　ＢＬＨ（第７図Ａに図示）および垂直ブランキング
信号Ｐ　ＢＬＶが供給される。このＰＬＬ回路ｌからは
、ブランキング信号Ｐ　８Ｌ）Ｉ　、　　Ｐ　８ＬＶに
位相同期した基準クロックＣＬＫ　（同図Ｃに図示）が
出力されると共に、ブランキング信号Ｐ　ＢＬＨと同一
周期の位相ロック信号ＰＬＨ（同図Ｂに図示）が出力さ
れる。

ＰＬＬ回路ｌからの基準クロックＣＬＫはタイミング発
生回路２に供給される。このタイミング発生回路２より
、クロスハツチ発生回路３には基準クロックＣＬＫに同
期したクロスハツチクロックＣＫＩが供給される。

りａスへツチ発生回路３からはクロスハツチパターンを
表示するためのクロスハツチ信号５ＣＨ（同図Ｅに図示
）が出力され、このクロスハツチ信号ＳＣＨは加算器５
を介して出力端子６に供給される。そして、コンバーゼ
ンスの補正データの調整時（以下「データ調整時」とい
う）には、このクロスハツチ信号ＳＣＨによってカラー
受像管（図示せず）の画面上には、水平方向はＸ等分、
垂直方向はＹ等分（Ｘ、Ｙは自然数）するクロスハツチ
パターンが表示される。

このクロスハツチパターンの交点がコンバーゼンスの補
正点となる。この補正点の座標は左上の補正点を基準に
して（ｘ、　　ｙ）で示される。例えば、Ｘ＝１４、Ｙ
＝１０であるときには、クロスハツチパターンは、第８
図に示すように表示され、補正点の座標（ｘ、ｙ）は（
０，０）〜（１４゜１０）となる。

後述するカーソルＣ５の座標およびフレームメモリ１０
のアドレスは、この補正点の座標に対応している。

また、アドレス発生口Ｎ４には、タイミング発生回路２
より基準クロックＣＬＫに同期し・たアドレスクロック
ＣＫ２（第７図Ｇに図示）が供給される。さらに、この
アドレス発生回路４には、ＰＬＬ回路ｌより水平周期の
位相ロック信号ＰＬＨが供給されると共に、垂直ブラン
キング信号Ｐ　８ＬＶが供給される。

データ調整時には、制御回路７よりアトシス発生回路４
にカーソルＣ５の座標を指定するカーソル指定信号ＳＣ
Ａが供給され、アドレス発生回路４からは指定された座
標位置を電子ビームが走査するタイミングでカーソル発
生信号５ＣＧ（同図Ｆに図示）が出力される。

第６図は、アドレス発生回路４の具体構成を示すもので
ある。

同図において、アドレスクロックＣＫ２、垂直ブランキ
ング信号Ｐ　ＢＬＶおよび位相ロック信号ＰＬ■はカー
ソル発生信号出力部４１に供給され、さらに、この信号
出力部４１にはカーソル指定信号ＳＣＡが供給される。

信号出力部４１は、図示せずも、水平位置用ダウンカウ
ンタおよび垂直位置用ダウンカウンタを有して構成され
る。

垂直位置用ダウンカウンタには、垂直ブランキング信号
Ｐ　ＢＬｖの供給タイミングで、カーソル指定信号ＳＣ
Ａで指定される垂直座標位置を示すカウント値がセット
され、位相ロック信号ＰＬＨでもって順次カウントダウ
ンされる。

一方、水平位置用ダウンカウンタには、位相ロック信号
ＰＬ）ｌの供給タイミングで、カーソル指定信号ＳＣＡ
で指定される水平座標位置を示すカウント値がセットさ
れ、アドレスクロックＣＫ２でもって順次カウントダウ
ンされる。

そして、両方のダウンカウンタのカウント値力１０とな
るタイミングで、カーソル発生信号ＳＣＧ力５出力され
る。

第５図に戻って、アドレス発生回路４より出力されるカ
ーソル発生１８号ＳＣＧはカーソル発生＠路８に供給さ
れ、このカーソル発生回路８よりカーソル信号ＳＣ５が
出力される。そして、このカーソル信号ＳＣ５は加算器
５でクロスハツチ信号ＳＣＨに合成されて出力端子６に
出力される。

したがって、第８図に示すように、画面上にはクロスハ
ツチパターンと共に、指定された座標位置にカーソルＣ
８が表示される。

また、アドレス発生回路４からはブランキング信号Ｐ　
ＢＬＶ、　　Ｐ　ＢＬＨに同期して、つまり電子ビーム
の走査位置に対応して同期アドレス信号ＡＤＳが出力さ
れる。

第６図において、垂直ブランキング信号Ｐ　ＢＬＶが垂
直リセット回路４２Ｖに供給され、その供給タイミング
でリセット信号Ｖ］で１１が出力される。

垂直アドレスカウンタ４３Ｖは、このリセット信号Ｖ］
τ］１でもってリセットされる。そして、この垂直アド
レスカウンタ４３Ｖは位相ロック信号ＰＬ旧こよってカ
ウントアツプされ、垂直アドレス信号が出力される。

また、水平リセット回路４２Ｈには、アドレスクロック
ＣＫ２および位相ロック信号ＰＬＨが供給される。この
水平リセット回路４２Ｈからは、各水平期間の初めに位
相ロック信号ＰＬＨが高レベル“１”となって、最初に
アドレスクロックＣＫ２が低レベル“０”となるタイミ
ングで、リセット信号Ｔｆｆ７（第７図りに図示）が出
力される。水平アドレスカウンタ４３Ｈは、このリセッ
ト信号■］τ１１もってリセットされる。そして、この
水平アドレスカウンタ４３Ｈは、アドレスクロックＣＫ
２によってカウントアツプされ、水平アドレス信号（同
図Ｈには、ＨＯ〜Ｈ３の４ビツトのみを図示）が出力さ
れる。

そして、アドレスカウンタ４３Ｖおよび４３Ｈより出力
される垂直アドレス信号および水平アドレス信号が同期
アドレス信号ＡＤＳとして出力される。

第５図に戻って、アドレス発生回路４より出力される同
期アドレス信号ＡＤＳは、アドレス切換回路９のａ側の
固定端子に供給される。

上述した制御回路７は、例えばマイクロプロセッサを有
して構成され、図示せずもデータ調整時とするためのキ
ー　補正データを調整するキーカーソルＣ８を移動させ
るためのキー等を備えている。この制御回路７からは制
御アドレス信号ＡＤＣが出力され、この制御アドレス信
号ＡＤＣはアドレス切換回路９のｂ側の固定端子および
不揮発性メモリ１１に供給される。そして、アドレス切
換回路９より出力されるアドレス信号はフレームメモリ
ｌＯに供給される。

データ調整時に出力される制御アドレス信号ＡＤＣは、
カーソルＣ８の座標位置に対応したものとされる。

一方、制御回路７に接続された書込スイッチ１２が押さ
れ、フレームメモリ１０に記憶されている補正データが
不揮発性メモリ１１に書き込まれる時（以下「データ保
存時」という）に出力される制御アドレス信号ＡＤＣは
、フレームメモリ１０および不揮発性メモリ１１のアド
レスを噸次指定するものとされる。

フレームメモリ】０は、上述した各補正点における補正
データを記憶するためのものであり、１画面分の補正デ
ータを記憶する容量を有している。

不揮発性メモリ１１はフレームメモリ１０に記憶された
補正データを保存するためのものであり、例えばフレー
ムメモリ１００Ｎ倍の容量を有している。制御回路７よ
り不揮発性メモリ１０には、書き込み領域を選択するメ
モリ選択信号ＳＭＳが供給される。

なお、フレームメモリ１０、不揮発性メモリ１１の書き
込みまたは読み出しは制御回路７によって制御される。

アドレス切換回路９には、制御回路７よりアドレス切換
信号ＳＡＳが供給される。そして、アドレス切換回路９
は、データ調整時て垂直ブランキング期間にはｂｌｌに
接続され、データ調整時で垂直ブランキング期間以外に
はａ側に接続される。また、アドレス切換回路９は、デ
、−夕保存時で垂直ブランキング期間にはｂ＊に接続さ
れ、データ保存時て垂直ブランキング期間以外にはａｆ
Ｒに接続される。さらに、アドレス切換回路９は、デー
タ調整時およびデータ保存時以外にはａ側に接続される
。

フレームメモリ１０より読み出される補正データＤＣＣ
は、Ｄ／Ａ変換Ｗ１３てアナログ信号に変換されると共
に、ローパスフィルタ１４で平滑されたのち、出力端子
１５に供給される。

この出力端子１５に出力される信号はコンバーゼンス補
正信号としてコンバーゼンス補正コイル（図示せず）に
供給され、コンバーゼンスの補正が行なわれる。

以上の構成において、データ調整時の垂直ブランキング
期間には、フレームメモリ１０は書き込み状態とされる
と共に、アドレス切換回路９はｂ側に接続され、フレー
ムメモリ１０にはカーソルＣ５の座標位置に対応した制
御アドレス信号ＡＤＣが供給される。そのため、フレー
ムメモリ１０の制御アドレス信号ＡＤＣで指定されるア
ドレスには、制御回路７て増減調整された補正データが
、カーソルＣ５の座標位置に対応する補正点の補正デー
タとして書き込まれる。

制御回路７てカーソルＣ５の座標位置を移動させること
で、同様にして全ての補正点についての補正データの調
整が行なわれる。

データ調整時の垂直ブランキング期間以外には、フレー
ムメモリ１０は読み出し状態とされると共に、アドレス
切換回路９はａ側に接続され、フレームメモリ１０には
電子ビームの走査位置に対応した同期アドレス信号ＡＤ
Ｓが供給される。そのため、フレームメモリ１０の同期
アドレス信号ＡＤＳで指定されるアドレスより順次補正
データＤＣＣが読み出され、この補正データＤＣＣに基
づいて画面各部てコンバーゼンスの補正が行なわれる。

つまり、この期間には、垂直ブランキング期間でフレー
ムメモリ１０に書き込まれた補正データによるコンバー
ゼンス補正が行なわれるので、その補正具合を１１認す
ることができ、補正が充分てないときには制御回路７で
補正データをさらに増減調整することになる。

データ保存時の垂直ブランキング期間には、フレームメ
モリ】０は読み出し状態、不揮発性メモリ１１は書き込
み状態とされると共に、アドレス切換回路９はｂ側に接
続され、フレームメモリ１０および不揮発性メモリ１１
にはアドレスを順次指定する制御アドレス信号ＡＤＣが
供給される。

そのため、フレームメモリｌＯより各補正点ζこおける
補正データが順次読み出され、この補正データがデータ
バス１６を介して不揮発性メモ１ノ１１に供給されて書
き込まれ、保存される。

データ調整時およびデータ保存時以外には、フレームメ
モリ１０は読み出し状態とされると共ここ、アドレス切
換回路９はａ側に接続され、フレームメモリ１０には電
子ビームの走査位置に対応した同期アドレス信号ＡＤＳ
が供給される。そのため、フレームメモリ１０の同期ア
ドレス信号ＡＤＳで指定されるアドレスより順次補正デ
ータＤＣＩＩ）＜読み出され、この補正データＤＣＣに
基づいて画面各部てコンバーゼンスの補正が行なわれる
。つまり、この期間には、画面各部てコンバーゼンス補
正が行なわれた通常の画像が表示される。

また、電源をオフにしたのち再びオンとするときには、
次のように動作をする。

まず、フレームメモリｌＯは書き込み状態、不揮発性メ
モリ１１は読み出し状態とされる。そして、アドレス切
換回路９はｂ側に接続され、フレームメモリ１０および
不揮発性メモリ１１にはアドレスを順次指定する制御ア
ドレス信号ＡＤＣが供給される。そのため、不揮発性メ
モリ１１より各補正点における補正データＤＣＣが順次
読み出され、この補正データＤＣＣがデータバス１６を
介してフレームメモリ１０に供給されて書き込まれる。

次に、フレームメモリ１０は読み出し状態とされると共
に、アドレス切換回路９はａ側に接続され、フレームメ
モリ１０には電子ビームの走査位置に対応した同期アド
レス信号ＡＤＳが供給される。そのため、フレームメモ
リ１０の同期アドレス信号ＡＤＳて指定されるアドレス
より順次補正データＤＣＣが読み出され、この補正デー
タＤＣＣに基づいて画面各部でコンバーゼンスの補正が
行なわれる。

なお、説明を簡単にするため、第５図例においては、フ
レームメモリ１０〜ローパスフイルタ１４の回路系を１
系統だけ示したものであるが、実際には赤、緑、青に係
る３系統が設けられ、それぞれによってコンバーゼンス
の補正が行なわれる。

この場合、それぞれのフレームメモリ１０には、上述し
たようにして赤、緑、膏の補正データが書き込まれるこ
とになる。

［発明が解決しようとする課題］ ところで、第５図例に示すコンバーゼンス補正回路では
、Ｄ／Ａ変換器１３の出力信号ＤＣＡ（第７図１に図示
）が、ローパスフィルタ１４で平滑化されてコンバーゼ
ンス補正信号ＤＣＬ（同図Ｊに図示）となる。

そのため、ローパスフィルタ１４における遅延時間ＴＯ
だけ、カーソルＣ８の位置（同図Ｆに示すカーソル発生
信号ＳＣＧ参＠）に対して、コンバーゼンス補正信号Ｄ
ＣＬは遅れて出力される。

したがフて、第９ＴＩ！Ｊに示すように、指示したカー
ソル位置に対して、実際のコンバーゼンスｗ１′：′Ｆ
。

は遅れて作用する。そのため、！ｌｉＪ整時において、
カーソルＣ５の位置と、補正データの調整によってコン
バーゼンス状態が変化する部分とは一致せず、補正デー
タの調整をスムーズに、かつ正確に行なうことができな
かった。

そこで、この発明では、カーソルの位置とコンバーゼン
ス補正の作用する位置とを一致させ得るようにしたもの
である。

［課題を解決するための手段］ この発明は、カラー受像管の画面上で水平方向および垂
直方向をそれぞれ所定数に等分するクロスハツチパター
ンの交点を補正点とし、各補正点における補正データを
記憶するフレームメモリと、このフレームメモリに記憶
された各補正点における補正データを保存する不揮発性
メモリとを備え、フし−ムメモリより各補正点における
補正データを偏向タイミングと同期して読み出したのち
アナログ信号に変換してコンバーゼンス補正をするディ
ジタルコンバーゼンス補正回路であって、補正点に対応
して画面上にカーソルを表示するカーソル表示手段と、
コンバーゼンス補正が作用する位置を水平方向に調整す
る位置調整手段とを設けるものである。

［作　用コ 上述構成においては、位置調整手段によってコンバーゼ
ンス補正が作用する位置を水平方向に調整することがで
きる。そのため、カーソル位置とコンバーゼンス補正が
作用する位置とを一致させることが可能となる。

これにより、調整時において、カーソルｃｓの位置と、
補正データの調整によってコンバーゼンス状態が変化す
る部分とが一致するようになり、補正データの調整をス
ムーズに、かつ正確に行ない得る。

［実　施　例］ 以下、第１図を参照しながら、この発明の一実施例につ
いて説明する。この第１図において、第５図と対応する
部分には同一符号を付し、その詳細説明は省略する。

本例において、アドレス発生回路４には、垂直ブランキ
ング信号ＰＢＬＶ、ＰＬＬ回路】からの位相ロック信号
ＰＬＩＩおよびタイミング発生回路２からのアドレスク
ロックＣＫ２が供給される他に、ＰＬＬ回路１より基準
クロックＣＬＫが供給されると共に、制御回路７より位
相調整信号ＳＰＣが供給される。なお、制御回路７には
、位相調整信号ＳＰＣを変化させるキーが新たに備えら
れる。

第２図は、本例におけるアドレス発生回路４の具体構成
を示すものである。この第２図において、第６図と対応
する部分ごこは同一符号を付し、その詳細説明は省略す
る。

同図において、制御回路７からの位相調整信号ＳＰＣは
位相調整レジスタ４４に供給される。位相調整信号ＳＰ
Ｃによってレジスタ４４に書き込まれたディジタル値は
、水平リセット回路４２Ｈに供給される。

水平リセット回路４２Ｈては、第６図例のように位相ロ
ック信号ＰＬＨおよびアドレスクロックＣＫ２に基づい
て形成されるリセット信号…］Ｔ］１の位相が、レジス
タ４４より供給されるディジタル値に応して調整される
。

この場合、リセット信号Ｗ丁了の立ち下がりエツジが、
位相ロック信号ＰＬＨの立ち上がりエツジの前後の所定
期間Ｔｏ内で、基準クロックＣＬＫの分解能てもってＶ
＆調整される。

なお、リセット信号Ｗ丁丁の立ち下がりエツジが位相ロ
ック信号ＰＬＨの立ち上がりエツジの前の期間Ｔｏ内に
シフトさせることがあるため、本例においては、１水平
期間前に位相ロック信号ＰＩＪＩおよびアトしスフミッ
クＣＫ２に基づいて形成されたリセット信号■］τ］１
が利用される。

また、垂直アドレスカウンタ４３Ｖには、水平リセット
回路４２Ｈがらのリセット信号■］で１１がカウントク
ロックとして供給される。

本例は以上のように構成され、その他は第５図例および
第６図例と同様に構成される。

本例において、第７図Ｊに示すようにコンバーゼンス補
正信号ＤＣＬがローパスフィルタ１４でもって遅延され
て出力され、第９図に示すようにカーソルＣ８の位置と
実際にコンバーゼンス補正が作用する位置とがずれてい
るときには、制御回路７からの位相調整信号ｓＰｃを変
化させて、アドレス発生回路４のレジスタ４４に書き適
才れるディジタル値を調整し、これによって水平リセッ
ト回路４２Ｈより出力されるリセット信号ＩＴ’Ｔ丁の
位相を、第３図りに示すように調整する。同図Ａ〜Ｃ，
Ｅ−ＧＣ，：は、第７図Ａ　−Ｃ，Ｅ　−Ｇと同し信号
を示している。

このようにリセット信号■丁τの位相が調整されること
により、水平アドレスカウンタ４３Ｈのリセットタイミ
ングが早められ、水平アドレス信号の変化タイミングも
早められる（第３図Ｈに図示）。

そのため、フレームメモリ１ｏからの補正データＤＣＣ
の読み出しタイミングが早められ、Ｄ／Ａ変換器１３か
らの信号ＤＣＡおよびローパスフィルタ１４からのコン
バーゼンス補正信号ＤＣＬの出力タイミングも早められ
る（第３図１．　　Ｊに図示）。

これにより、第４図に示すようにカーソルｃｓの位置と
、実際にコンバーゼンス補正が作用する位置とを一致さ
せることが可能となる。

このように本例によれば、制御回路７によって位相調整
信号ＳＰＣを変化させて、リセット信号■■τの位相を
調整することにより、カーソルＣ５の位置と、実際にコ
ンバーゼンス補正が作用する位置とを一致させることが
できる。そのため、調整時において、カーソルＣ５の位
置と、補正データの調整によってコンバーゼンス状態が
変化する部分とが一致するようになり、補正データの調
整をスムーズに、かつ正確に行なうことができる。

なお、ある補正点をカーソルＣ８が指示している状態で
、上述したようにカーソルＣ５の位置とコンバーゼンス
補正の作用する位置とが一致するように調整を行なえば
、その後はカーツＣ３を移動して他の補正点を指示する
ようにしても、コンバーゼンス補正の作用する位置は、
移動したカーソルＣ５の位置に一致したままとなるのて
、コンバーゼンス補正の作用する位置の調整は、−度行
なえば足りることになる。

［発明の効果］ 以上説明したように、この発明によれば、位置調整手段
によってコンバーゼンス補正が作用する位置を水平方向
に調整することができ、カーソル位置とコンバーゼンス
補正が作用する位置とを一致させることが可能となる。

したがって、調整時において、カーソルの位置と、補正
データの調整によってコンバーゼンス状態が変化する部
分とが一致するようになり、補正データの調整をスムー
ズに、かつ正確に行なうことができる。

【図面の簡単な説明】

第１１ｆｆｌはこの発明の一実施例を示す構成図、第２
図はそのアドレス発生回路の具体構成図、第３図および
第４図は第１図例の動作説明のための図、第５図はディ
ジタルコンバーゼンス補正回路の一例の構成図、第６図
はそのアドレス発生回路の具体構成図、第７図〜第９１
！Ｉは第５図例の動作説明のための図である。 １　・ ２　・ ３　・ ６、ｌ　５　拳 ７　・ ８　・ ９　・ １０　　・ １１　　・ １２　・ １３　・ １４　・ １６　・ ４１　・ ４２Ｖ　　・ ４２Ｈ・ ４３Ｖ　　Φ ４３Ｈ・ ・ＰＬＬ回路 ・タイミング発生回路 ・クロスハツチ発生回路 ・アドレス発生回路 ・加算器 ・出力端子 ・制御回路 ・カーソル発生回路 ・アドレス切換回路 ・フレームメモリ ・不揮発性メモリ ・書込スイッチ ・Ｄ／Ａ変換器 ・ａ−パスフィルタ ・データバス ・カーソル発生信号出力部 ・垂直リセット回路 ・水平リセット回路 ・垂直アドレスカウンタ ・水平アドレスカウンタ ４４　・ ・位相調整レジスタ

Claims (1)

【特許請求の範囲】
1. （１）カラー受像管の画面上で水平方向および垂直方向
   をそれぞれ所定数に等分するクロスハッチパターンの交
   点を補正点とし、各補正点における補正データを記憶す
   るフレームメモリと、上記フレームメモリに記憶された
   各補正点における補正データを保存する不揮発性メモリ
   とを備え、 上記フレームメモリより各補正点における補正データを
   偏向タイミングと同期して読み出したのちアナログ信号
   に変換してコンバーゼンス補正をするディジタルコンバ
   ーゼンス補正回路において、上記補正点に対応して画面
   上にカーソルを表示するカーソル表示手段と、 コンバーゼンス補正が作用する位置を水平方向に調整す
   る位置調整手段とを設けることを特徴とするディジタル
   コンバーゼンス補正回路。