JPH0440793A

JPH0440793A - ディジタルコンバーゼンス補正回路

Info

Publication number: JPH0440793A
Application number: JP14939590A
Authority: JP
Inventors: Hideyuki Yasuda; 秀幸安田
Original assignee: Sharp Corp
Current assignee: Sharp Corp
Priority date: 1990-06-07
Filing date: 1990-06-07
Publication date: 1992-02-12

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】［産業上の利用分野］この発明は、カラー受像管のコンバーゼンスをディジタ
ル的に補正するコンバーゼンス補正回路に間する。

［従来の技術］第４図は、従来のディジタルコンバーゼンス補正回路の
構成を示すものである。

同図において、ＰＬＬ回路１には水平ブランキング信号
Ｐ　ＢＬＨおよび垂直ブランキング信号Ｐ　ＢＬＶく第
６図Ａに図示）が供給される。このＰＬＬ回路１からは
、ブランキング信号Ｐ　ＢＬＨ、Ｐ　ＢＬＶに位相同期
した基準クロックＣＬＫが出力されると共に、ブランキ
ング信号Ｐ　ＢＬＨと同一周期の位相ロック信号ＰＬＨ
（同図Ｂに図示）が出力される。

ＰＬＬ回路１からの基準クロックＣＬＫはタイミング発
生回路２に供給される。また、このタイミング発生回路
２には、垂直ブランキング信号ＰＢＬＶおよび位相ロッ
ク信号ＰＬＨが供給される。

タイミング発生回路２より、クロスハッチバタ−ン発生
回路３には、クロスハツチパターン発生信号ＳＨＧが供
給される。

クロスハツチパターン発生回路３からはクロスハツチパ
ターンを表示するためのクロスハツチパターン信号５Ｃ
）Ｉ（第６図りに図示）が出力され、このクロスハツチ
パターン信号ＳＣＨは加算器５を介して出力端子６に供
給される。そして、コンバーゼンスの補正データの調整
時（以下「データ調整時」という）には、このクロスハ
ツチパターン信号ＳＣＨによってカラー受像管（図示せ
ず）の画面上には、水平方向はＸ等分、垂直方向はＹ等
分（Ｘ、Ｙは自然数）するクロスハツチパターンが表示
される。

このクロスハツチパターンの交点がコンバーゼンスの補
正点となる。この補正点の座標は左上の補正点を基準に
して＜ｘ、　　ｙ）で示される０例えば、Ｘ＝１４、Ｙ
＝１０であるときには、クロスハツチパターンは、第７
図に示すように表示され、補正点の座標（Ｘ、　　ｙ）
は（０，０）〜（１４゜１０）となる。

後述するカーソルＣ８の座標およびフレームメモリ１０
のアドレスは、この補正点の座標に対応している。

また、アドレス発生回路４には、タイミング発生回路２
より基準クロックＣＬＫｔこ同期したアドレスクロック
ＡＣＫが供給される。さらに、このアドレス発生回路４
には、ＰＬＬ回路ｌより水平周期の位相ロック信号ＰＬ
）ｌが供給されると共に、垂直ブランキング信号Ｐ　Ｂ
ＬＶが供給される。

データ調整時には、制御回路７よりアドレス発生回路４
にカーソルＯ５の座標を指定するカーソル指定信号ＳＣ
Ａが供給され、アドレス発生回路４からは指定された座
標位置を電子ビームが走査するタイミングでカーソル発
生信号ＳＣＧが出力される。

第５図は、アドレス発生回路４の具体構成を示すもので
ある。

同図において、アドレスクロックＡＣＫ、垂直ブランキ
ング信号Ｐ　ＢＬＶおよび位相ロック信号ＰＬＨはカー
ソル発生信号出力部４１に供給され、さらに、この信号
出力部４１にはカーソル指定信号ＳＣＡが供給される。

信号出力部４１は、図示せずも、水平位置用ダウンカウ
ンタおよび垂直位置用ダウンカウンタを有して構成され
る。

垂直位置用ダウンカウンタには、垂直ブランキング信号
Ｐ　ＢＬＶの供給タイミングで、カーソル指定信号ＳＣ
Ａで指定される垂直座標位置を示すカウント値がセット
され、位相ロック信号ＰＬ）Ｉでもって順次カウントダ
ウンされる。

一方、水平位置用ダウンカウンタには、位相口・ツク信
号ＰＬＨの供給タイミングで、カーソル指定信号ＳＣＡ
で指定される水平座標位置を示すカウント値がセットさ
れ、アドレスクロックＡＣＫでもって順次カウントダウ
ンされる。

そして、両方のダウンカウンタのカウント値が０となる
タイミングで、カーソル発生信号ＳＣＧが出力される。

第４図に戻って、アドレス発生回路４より出力されるカ
ーソル発生信号ＳＣＧはカーソル発生回路８に供給され
、このカーソル発生回路８よりカーソル信号５Ｃ５（第
６図Ｅに図示）が出力される。

そして、このカーソル信号ＳＣ５は加算器５でクロスハ
ツチ信号ＳＣＨに合成されて出力端子６に出力される。

したがって、第７図に示すように、画面上にはクロスハ
ツチパターンと共に、指定された座標位置にカーツ、ル
Ｃ８が表示される。

また、アドレス発生回路４からはブランキング信号Ｐ　
ＢＬＶ、　　Ｐ　ＢＬＨに同期して、つまり電子ビーム
の走査位置に対応して同期アドレス信号ＡＤＳが出力さ
れる。

第５図において、垂直ブランキング信号Ｐ　８ＬＶが垂
直リセット回路４２Ｖに供給され、その供給タイミング
でリセット信号Ｖ７Ｙ（第６図Ｃに図示）が出力される
。垂直アドレスカウンタ４３Ｖは、このリセット信号Ｖ
］で］１でもってリセットされる。そして、この垂直ア
ドレスカウンタ４３Ｖは位相ロック信号ＰＬＨによって
カウントアツプされ、垂直アドレス信号（第６図Ｇには
、ＶＯ〜■３の４ビツトのみを図示）が出力される。

また、水平リセット回路４２Ｈには、アドレスクロック
ＡＣＫおよび位相ロック信号ＰＬＨが供給される。この
水平リセット回路４２Ｈからは、各水平期間の始めに位
相ロック信号ＰＬ）Ｉが高レベル“１”となって、最初
にアドレスクロックＡＣＫが低レベル“０”となるタイ
ミングで、リセット信号■］で］１が出力される。水平
アドレスカウンタ４３Ｈは、このリセット信号■］で］
１でもってリセットされる。そして、この水平アドレス
カウンタ４３Ｈは、アドレスクロックＡＣＫによってカ
ウントアツプされ、水平アドレス信号が出力される。

そして、アドレスカウンタ４３Ｖおよび４３Ｈより出力
される垂直アドレス信号および水平アドレス信号が同期
アドレス信号ＡＤＳとして出力される。

第４図に戻って、アドレス発生回路４より出力される同
期アドレス信号ＡＤＳは、アドレス切換回路９のａ側の
固定端子に供給される。

上述した制御回路７は、例えばマイクロプロセッサを有
して構成され、図示せずもデータ調整時とするためのキ
ー　補正データを調整するキーカーソルＣ８を移動させ
るためのキー等を備えている。この制御回路７からは制
御アドレス信号ＡＤＣが出力され、この制御アドレス信
号ＡＤＣはアドレス切換回路９のｂ側の固定端子および
不揮発性メモリ１１に供給される。そして、アドレス切
換回路９より出力されるアドレス信号はフレームメモリ
１０に供給される。

データ調整時に出力される制御アドレス信号ＡＤＣは、
カーソルＣ８の座標位置に対応したものとされる。

一方、制御回路７に接続された書込スイッチ１２が押さ
れ、フレームメモリ１０に記憶されている補正データが
不揮発性メモリ１１に書き込まれる時（以下「データ保
存時」という）に出力される制御アドレス信号ＡＤＣは
、フレームメモリ１０および不揮発性メモリ１１のアド
レスを順次指定するものとされる。

フレームメモリ１０は、上述した各補正点における補正
データを記憶するためのものであり、１画面分の補正デ
ータを記憶する容量を有している。

不揮発性メモリ１１はフレームメモリ１０に記憶された
補正データを保存す・るためのものであり、例えばフレ
ームメモリ１００Ｎ倍の容量を有している。制御回路７
より不揮発性メモリ１０には、書き込み領域を選択する
メモリ選択信号ＳＭＳが供給される。

なお、フレームメモリ１０、不揮発性メモリ１１の書き
込みまたは読み出しは制御回路７によって制御される。

アドレス切換回路９には、制御回路７よりアドレス切換
信号ＳＡＳが供給される。そして、アドレス切換回路９
は、データ調整時で垂直ブランキング期間にはｂ＠に接
続され、データ調整時で垂直ブランキング期間以外には
ａ側に接続される。また、アドレス切換回路９は、デー
タ保存時で垂直ブランキング期間にはｂ側に接続され、
データ保存時て垂直ブランキング期間以外にはａ側に接
続される。さらに、アドレス切換回路９は、データ調整
時およびデータ保存時以外にはａｌｌに接続される。

フレームメモリ１０より読み出される補正データＤＣＣ
は、Ｄ／Ａ変換Ｗ１３でアナログ信号に変換されると共
に、ローパスフィルタ１４で平滑されたのち、出力端子
１５に供給される。

この出力端子１５に出力される信号はコンバーゼンス補
正信号としてコンバーゼンス補正コイル（図示せず）に
供給され、コンバーゼンスの補正が行なわれる。

以上の構成において、データ調整時の垂直ブランキング
期間には、フレームメモリ１０は書き込み状態とされる
と共に、アドレス切換回路９はｂ側に接続され、フレー
ムメモリ１０にはカーソルＣ８の座標位置に対応した制
御アドレス信号ＡＤＣが供給される。そのため、フレー
ムメモリ１゜の制御アドレス信号ＡＤＣで指定されるア
ドレスには、制御回路７で増減調整された補正データが
、カーソルＣ５の座標位置に対応する補正点の補正デー
タとして書き込まれる。

制御回路７てカーソルＣ８の座標位置を移動させること
で、同様にして全ての補正点についての補正データの調
整が行なわれる。

データ調整時の垂直ブランキング期間以外には、フレー
ムメモリ１０は読み出し状態とされると共に、アドレス
切換回路９はａｌｌに接続され、フレームメモリ１０に
は電子ビームの走査位置に対応した同期アドレス信号Ａ
ＤＳが供給される。そのため、フレームメモリ１０の同
期アドレス信号ＡＤＳて指定されるアドレスより順次補
正データ　ＤＣＣが読み出され、この補正データＤＣＣ
に基づいて画面各部でコンバーゼンスの補正が行なわれ
る。

つまり、この期間には、垂直ブランキング期間でフレー
ムメモリ１０に書き込まれた補正データによるコンバー
ゼンス補正が行なわれるので、その補正具合を確認する
ことができ、補正が充分でないときには制御回路７で補
正データをさらに増減調整することになる。

データ保存時の垂直ブランキング期間には、フレームメ
モリ１０は読み出し状態、不揮発性メモリ１１は盲き込
み状態とされると共に、アドレス切換回路９はｂＩｌに
接続され、フレームメモリ１０および不揮発性メモリ１
１にはアドレスを順次指定する制御アドレス信号ＡＤＣ
が供給される。

そのため、フレームメモリｌＯより各補正点における補
正データが順次読み出され、この補正データがデータバ
ス１６を介して不揮発性メモリ１１に供給されて書き込
まれ、保存される。

データ調整時およびデータ保存時以外には、フレームメ
モリｌＯは読み出し状態とされると共に、アドレス切換
回路９はａ側に接続され、フレームメモリ１０には電子
ビームの走査位置に対応した同期アドレス信号ＡＤＳが
供給される。そのため、フレームメモリ１０の同期アド
レス信号ＡＤＳで指定されるアドレスより順次補正デー
タＤＣＣが読み出され、この補正データＤＣＣに基づい
て画面各部・てコンバーゼンスの補正が行なわれる。つ
まり、この期間には、画面各部でコンバーゼンス補正が
行なわれた通常の画像が表示される。

また、電源をオフにしたのち再びオンとするときには、
次のように動作をする。

まず、フレームメモリ１０は書き込み状態、不揮発性メ
モリ１１は読み出し状態とされる。そして、アドレス切
換回路９はｂｇｇに接続され、フレームメモリ１０およ
び不揮発性メモリ１１にはアドレスを順次指定する制御
アドレス信号ＡＤＣが供給される。そのため、不揮発性
メモリ１１より各補正点における補正データＤＣＣが順
次読み出され、この補正データＤＣＣがデータバス１６
を介してフレームメモリ１０に供給されて書き込まれる
。

次に、フレームメモリ１０は読み出し状態とされると共
に、アドレス切換回路９はａ側に接続され、フレームメ
モリ１０には電子ビームの走査位置に対応した同期アド
レス信号ＡＤＳが供給される。そのため、フレームメモ
リ１０の同期アドレス信号ＡＤＳで指定されるアドレス
より順次補正データＤＣＣが読み出され、この補正デー
タＤＣＣに基づいて画面各部でコンバーゼンスの補正が
行なわれる。

なお、説明を簡単にするため、第４図例においては、フ
レームメモリ１０〜ローパスフイルタ１４の回路系を１
系統だけ示したものであるが、実際には赤、緑、青に係
る３系統が設けられ、それぞれによってコンバーゼンス
の補正が行なわれる。

この場合、それぞれのフレームメモリ１０には、上述し
たようにして赤、緑、青の補正デ°−夕が書き込まれる
ことになる。

［発明が解決しようとする課題］ところで、第４１！！Ｉ例に示すコンバーゼンス補正回
路では、クロスハツチパターン信号Ｓ　ＣＨ、カーソル
信号ＳＣ５および同期アドレス信号ＡＤＳの垂直成分は
、位相ロック信号ＰＬＨをカウントして形成されるもの
であり、入力映像信号の走査線数に依存するため、走査
線数の異なる複数の映像信号に対応できない。

そこで、この発明では、走査線数の異なる複数の映像信
号に良好に対応できるようにするものである。

［！！！題を解決するための手段］この発明は、カラー受像管の画面上で水平方向および垂
直方向をそれぞれ所定数に等分するクロスハツチパター
ンの交点を補正点とし、各補正点における補正データを
記憶するフレームメモリと、このフレームメモリに記憶
＼された各補正点における補正データを保存する不揮発
性メモリとを備え、フレームメモリより各補正点におけ
る補正データを偏向タイミングと同期して読み出したの
ちアナログ信号に変換してコンバーゼンス補正をするデ
ィジタルコンバーゼンス補正回路であって、垂直系の位
相を調整する位相調整手段を設けるものである。

［作　用］上述構成においては、位置調整手段によって、例えば、
十字パターン信号ＳＣＲ、クロスハツチパターン信号Ｓ
　Ｃ８、カーソル信号ＳＣ５および同期アドレス信号Ａ
ＤＳの垂直成分の位相を調整することができる。

これにより、映像信号の走査線数に依らずに、十字パタ
ーンの中心が画面の中央にくるように調整でき、適切な
コンバーゼンス補正をすることが可能となる。

［実　施　例］以下、第１図を参照しながら、この発明の一実施例につ
いて説明する。この第１図において、第４図と対応する
部分には同一符号を付し、その詳細説明は省略する。

本例において、タイミング発生回路３より十字パターン
発生回路１７に十字パターン発生信号ＳＲＧが供給され
る。十字パターン発生回路１７からは、十字パターンを
表示するための十字パターン信号５ＣＲ（第６図Ｆに図
示）が出力され、この十字パターン信号ＳＣＲは加算器
５を介して出力端子６に供給される。そして、垂直系の
位相の調整時（以下、　「位相調整時」という）には、
この十字パターン信号ＳＣＲによってカラー受像管（図
示せず）の画面上に十字パターンが表示される。

また、アドレス発生回路４には、垂直ブランキング信号
ＰＢＬＶ、ＰＬＬ回路１からの位相ロック信号ＰＬＨお
よびタイミング発生回路２からのアドレスクロックＡＣ
Ｋ、制御回路７からのアドレス指定信号ＳＣＡの他に、
制御回路７より位相調整信号ＳＰＣが供給される。なお
、制御回路７には、位相調整時に位相調整信号ＳＰＣを
変化させるキー（図示せず）が備えられる。

第２図は、本例におけるアドレス発生回路４の具体構成
を示すものである。同図において、第５図と対応する部
分には同一符号を付し、その詳細説明は省略する。

同図において、制御回路７からの位相調整信号ＳＰＣは
位相調整レジスタ４４に供給される。位相調整信号ＳＰ
Ｃによってレジスタ４４に書き込まれたディジタル値は
、垂直リセット回路４２Ｖに供給される。

垂直リセット回路４２Ｖでは、第５図例のように垂直ブ
ランキング信号Ｐ　ＢＬＶおよび位相ロック信号ＰＬＨ
に基づいて形成されるリセット信号■Ｉ丁の位相が、レ
ジスタ４４より供給されるディジタル値に応じて調整さ
れる。

この場合、リセット信号Ｖ］τ］１が、垂直ブランキン
グ信号Ｐ　ＢＬＶの立ち上がりエツジの前後の所定期間
Ｔｏ内で、位相ロッ　り信号ＰＬＨの分解能てもって調
整される。第６図には、リセット信号■ＴＴが信号Ｐ　
ＢＬＶの立ち上がりエツジからＰＳＶだけシフトした位
置に調整された場合を示している。

このようにリセット信号Ｗ丁了の位相が調整されること
により、同期アドレス信号ＡＤＳの垂直アドレスの位相
が調整される（第６図Ｃ，Ｇ１１照）。

また、垂直リセット回路４２Ｖより出力されるリセット
信号Ｖ］で１１は、第１図に示すようにカーソル発生回
路８、クロスハツチパターン発生回路３および十字パタ
ーン発生回路１７に供給される。

そして、これら各回路より出力されるカーソル信号ＳＣ
５、クロスハツチパターン信号ＳＣＨおよび十字パター
ン信号ＳＣＲの垂直成分の位相が、リセット信号■］τ
１１の位相に応じて調整される（第６図Ｃ−Ｆ参照）。

本例は以上のように構成され、その他は第４図例および
第５図例と同様に構成される。

ここて、１垂直期間をＶとし、画面の上下を２等分する
十字パターン（上述したように位相調整時に表示される
）の水平ラインから上側をＶＵ、下側をＶＤとして考え
る。

まず、ある走査線数Ｎのときに、第３図Ａに示すように
、ＶＵ＝ＶＤであるとする。

次に、走査線数Ｎ−α（αは自然数）のときには、第３
図Ｂに示すように、ＶＵ＞ＶＤとなり、十字パターンの
中心は下側にずれたものとなる。

このようにずれているときには、制御回路７からの位相
調整信号ＳＰＣを変化させて、アドレス発生回路４のレ
ジスタ４４に書き込まれるディジタル値を調整し、これ
によって垂直リセット回路４２Ｖより出力されるリセッ
ト信号Ｖ］τ１１の位相を調整し、第３図Ａの状態にな
るように調整する。この場合、十字パターン信号ＳＣＲ
の垂直成分の位相が調整されるのに伴って、カーソル信
号ＳＣＳ、クロスハツチパターン信号Ｓ　Ｃ）ｌ、同期
アドレス信号ＡＤＳの垂直成分の位相も調整される。

さらに、走査線数Ｎ＋αのときには、第３図Ｂとは逆に
、ＶＵ＜ＶＤとなり、十字パターンの中心は上側にずれ
たものとなる。このようにずれているときにも、制御回
路７からの位相調整信号ＳＰＣを変化させることにより
、第３図Ａの状態となるように調整する。

このように本例によれば、映像信号の走査線数が変わっ
ても、位相調整信号ＳＰＣを変化させることにより、十
字パターンの中心が画面の中央にくるように調整するこ
とができる。したがって、映像信号の走査線数に依らず
に、適切なコンバーゼンス補正をすることができる。

なお、上述実施例においては、十字パターンの位置を参
考にしながら、手動でもって位相調整信号ＳＰＣを変化
させて調整するものを示したが、図示せずも、映像信号
の走査線数のカウント手段を設け、カウント結果に基づ
いて位相調整信号ＳＰＣを自動的に変化させるようにし
てもよい。

［発明の効果コ以上説明したように、この発明によれば、走査線数が変
わっても、位置調整手段によって垂直系の位相を調整し
、例えば、十字パターンの中心が画面の中央にくるよう
に調整でき、適切なコンバーゼンス補正をすることがで
きる。

【図面の簡単な説明】

第１図はこの発明の一実施例を示す構成図、第２図はそ
のアドレス発生回路の具体構成図、第３図は第１図例の
動作説明のための図、第４図はディジタルコンバーゼン
ス補正回路の一例の構成図、第５図はそのアドレス発生
回路の具体構成図、第６図および第７図は第４図例の説
明のための図である。・ＰＬＬ回路・タイミング発生回路・クロスハツチパターン発生回路・アドレス発生回路・加算器・出力端子・制御回路・カーソル発生回路・アドレス切換回路２Ｖ２Ｈ３Ｖ・・・フレームメモリ・・・不揮発性メモリ・・・書込スイッチ・・・Ｄ／Ａ変換器 −・Φローパスフィルタ・・・データバス・・・十字パターン発生回路・・・カーソル発生信号出力部・・・垂直リセット回路・・・水平リセット回路・・・垂直アドレスカウンタ・・・水平アドレスカウンタ・・・位相調整レジスタ

Claims

【特許請求の範囲】

（１）カラー受像管の画面上で水平方向および垂直方向
をそれぞれ所定数に等分するクロスハッチパターンの交
点を補正点とし、各補正点における補正データを記憶す
るフレームメモリと、上記フレームメモリに記憶された
各補正点における補正データを保存する不揮発性メモリ
とを備え、上記フレームメモリより各補正点における補正データを
偏向タイミングと同期して読み出したのちアナログ信号
に変換してコンバーゼンス補正をするディジタルコンバ
ーゼンス補正回路において、垂直系の位相を調整する位
相調整手段を設けることを特徴とするディジタルコンバ
ーゼンス補正回路。