JPH046310Y2 - - Google Patents
Info
- Publication number
- JPH046310Y2 JPH046310Y2 JP1982198676U JP19867682U JPH046310Y2 JP H046310 Y2 JPH046310 Y2 JP H046310Y2 JP 1982198676 U JP1982198676 U JP 1982198676U JP 19867682 U JP19867682 U JP 19867682U JP H046310 Y2 JPH046310 Y2 JP H046310Y2
- Authority
- JP
- Japan
- Prior art keywords
- trigger
- output
- generation circuit
- sub
- units
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Description
【考案の詳細な説明】
本考案はテレビジヨン放送装置などに用いられ
るトリガー発生回路に関する。
るトリガー発生回路に関する。
従来のこの種のトリガー回路は、第１図のブロ
ツク図のような構成をしていた。すなわち、外部
のマスタートリガー発生回路１により発生したト
リガー信号は、そのトリガー出力端子２から出力
され、棚板１００内に設けられた複数台のユニツ
ト１０，２０，３０，４０の各トリガー入力端子
１３，２３，３３，４３に供給されており、１個
のトリガー出力信号によつて複数台ユニツト１
０，２０，３０，４０の全ての動作を同一タイミ
ングで行わせていた。この場合、マスタートリガ
ー回路１の故障あるいはトリガー出力端子２から
棚板１００のトリガー入力１０１間の接続断等に
より、ユニツト１０，２０，３０，４０のトリガ
ー入力端子１３，２３，３３，４３のトリガー信
号が断となると全てのユニツトの動作が止まつて
しまう欠点があつた。また、この種のトリガー回
路として、第２図のブロツク図に示すように、複
数台ユニツト１０，２０，３０，４０の各々にト
リガー発生回路１１，２１，３１，４１を設けた
場合もあるが、この場合はトリガー発生回路の故
障に対して全てのユニツトの動作か同時に止まつ
てしまうことはないが、トリガー発生回路の故障
に対して万全ではなく、またこの場合各トリガー
タイミングが揃わないため、全てのユニツト動作
が揃わない欠点があつた。
ツク図のような構成をしていた。すなわち、外部
のマスタートリガー発生回路１により発生したト
リガー信号は、そのトリガー出力端子２から出力
され、棚板１００内に設けられた複数台のユニツ
ト１０，２０，３０，４０の各トリガー入力端子
１３，２３，３３，４３に供給されており、１個
のトリガー出力信号によつて複数台ユニツト１
０，２０，３０，４０の全ての動作を同一タイミ
ングで行わせていた。この場合、マスタートリガ
ー回路１の故障あるいはトリガー出力端子２から
棚板１００のトリガー入力１０１間の接続断等に
より、ユニツト１０，２０，３０，４０のトリガ
ー入力端子１３，２３，３３，４３のトリガー信
号が断となると全てのユニツトの動作が止まつて
しまう欠点があつた。また、この種のトリガー回
路として、第２図のブロツク図に示すように、複
数台ユニツト１０，２０，３０，４０の各々にト
リガー発生回路１１，２１，３１，４１を設けた
場合もあるが、この場合はトリガー発生回路の故
障に対して全てのユニツトの動作か同時に止まつ
てしまうことはないが、トリガー発生回路の故障
に対して万全ではなく、またこの場合各トリガー
タイミングが揃わないため、全てのユニツト動作
が揃わない欠点があつた。
本考案の目的は、これらの欠点を除去し、一部
のトリガー発生回路の故障に対しても動作可能で
あり、かつトリガーのタイミングが揃つたトリガ
ー回路を提供することにある。
のトリガー発生回路の故障に対しても動作可能で
あり、かつトリガーのタイミングが揃つたトリガ
ー回路を提供することにある。
本考案の構成は、主トリガー発生回路からのト
リガー信号が複数のユニツトに接続されたトリガ
ー回路において、前記複数のユニツトにはそれぞ
れ前記トリガー信号に同期してトリガー信号を発
生する副トリガー発生回路を備え、これら副トリ
ガー発生回路の出力と前記主トリガー発生回路の
出力とが並列接続されてその論理和出力が前記各
ユニツトに接続されたものであることを特徴とす
る。
リガー信号が複数のユニツトに接続されたトリガ
ー回路において、前記複数のユニツトにはそれぞ
れ前記トリガー信号に同期してトリガー信号を発
生する副トリガー発生回路を備え、これら副トリ
ガー発生回路の出力と前記主トリガー発生回路の
出力とが並列接続されてその論理和出力が前記各
ユニツトに接続されたものであることを特徴とす
る。
以下本考案の図面により詳細に説明する。
第３図は本考案の一実施例を示すブロツク図で
ある。この実施例は従来の構成に対して複数台ユ
ニツト１０，２０，３０，４０の各々にサブトリ
ガー発生回路１１，２１，３１，４１を備えたも
のである。これらサブトリガー発生回路１１，２
１，３１，４１より発生した各トリガー信号はオ
ープンコレクタ出力でサブトリガー出力端子１
２，２２，３２，４２からそれぞれ出力されてい
る。一方、外部のマスタートリガー発生回路１か
ら発生したトリガー信号もオープンコレクタ出力
となつており、そのトリガー出力端子２より出力
されて、棚板１００のトリガー入力端子１０１を
介して、その棚板１００内の複数台ユニツト１
０，２０，３０，４０のサブトリガー出力端子１
２，２２，３２，４２より出力されるトリガー信
号とワイヤーOR接続されて複数台ユニツト１
０，２０，３０，４０の各トリガー入力端子１
３，２３，３３，４３に供給されている。
ある。この実施例は従来の構成に対して複数台ユ
ニツト１０，２０，３０，４０の各々にサブトリ
ガー発生回路１１，２１，３１，４１を備えたも
のである。これらサブトリガー発生回路１１，２
１，３１，４１より発生した各トリガー信号はオ
ープンコレクタ出力でサブトリガー出力端子１
２，２２，３２，４２からそれぞれ出力されてい
る。一方、外部のマスタートリガー発生回路１か
ら発生したトリガー信号もオープンコレクタ出力
となつており、そのトリガー出力端子２より出力
されて、棚板１００のトリガー入力端子１０１を
介して、その棚板１００内の複数台ユニツト１
０，２０，３０，４０のサブトリガー出力端子１
２，２２，３２，４２より出力されるトリガー信
号とワイヤーOR接続されて複数台ユニツト１
０，２０，３０，４０の各トリガー入力端子１
３，２３，３３，４３に供給されている。
第４図は第３図の各動作波形図を示すものであ
る。第４図ａは外部マスタートリガー発生回路１
から発生したマスタートリガーパルス出力信号、
第４図ｂ，ｃ，ｄ，ｅは各ユニツト１０，２０，
３０，４０のサブトリガー発生回路１１，２１，
３１，４１から発生したサブトリガーパルス出力
信号とする。
る。第４図ａは外部マスタートリガー発生回路１
から発生したマスタートリガーパルス出力信号、
第４図ｂ，ｃ，ｄ，ｅは各ユニツト１０，２０，
３０，４０のサブトリガー発生回路１１，２１，
３１，４１から発生したサブトリガーパルス出力
信号とする。
いまこれら各トリガー出力パルスはそれぞれワ
イヤードOR接続されているので、各ユニツトの
トリガー入力端子１３，２３，３３，４３には、
第４図ｆに示すように、第４図ａ，ｂ，ｃ，ｄ，
ｅのトリガー信号のオア出力が供給されており、
このトリガー信号により複数台ユニツト１０，２
０，３０，４０の全ての動作が同一タイミングで
行なわれる。
イヤードOR接続されているので、各ユニツトの
トリガー入力端子１３，２３，３３，４３には、
第４図ｆに示すように、第４図ａ，ｂ，ｃ，ｄ，
ｅのトリガー信号のオア出力が供給されており、
このトリガー信号により複数台ユニツト１０，２
０，３０，４０の全ての動作が同一タイミングで
行なわれる。
ここで外部のマスタートリガー発生回路１の故
障あるいはトリガー出力端子２から棚板１００の
トリガー入力１０１間の接続が断になり、マスタ
ートリガー出力信号が断となつた場合、第４図ａ
は無信号となるが、第４図ｂ，ｃ，ｄ，ｅのサブ
トリガー出力信号のオア出力はトリガー入力端子
１３，２３，３３，４３にそれぞれ供給され、こ
の信号により各ユニツト１０，２０，３０，４０
の全ての動作が同一タイミングで行なわれる。な
お、さらにサブトリガー発生回路のうちいずれか
信号は断になつた場合、残りのサブトリガー発生
回路のトリガー出力信号のオア出力がトリガー出
力となる。
障あるいはトリガー出力端子２から棚板１００の
トリガー入力１０１間の接続が断になり、マスタ
ートリガー出力信号が断となつた場合、第４図ａ
は無信号となるが、第４図ｂ，ｃ，ｄ，ｅのサブ
トリガー出力信号のオア出力はトリガー入力端子
１３，２３，３３，４３にそれぞれ供給され、こ
の信号により各ユニツト１０，２０，３０，４０
の全ての動作が同一タイミングで行なわれる。な
お、さらにサブトリガー発生回路のうちいずれか
信号は断になつた場合、残りのサブトリガー発生
回路のトリガー出力信号のオア出力がトリガー出
力となる。
このように本考案によれば、マスタートリガー
発生回路、及び複数台のサブトリガー発生回路の
うち１回路でも動作していれば全てのユニツトの
動作が可能となり、トリガー発生回路の故障に対
して万全となる。
発生回路、及び複数台のサブトリガー発生回路の
うち１回路でも動作していれば全てのユニツトの
動作が可能となり、トリガー発生回路の故障に対
して万全となる。
本考案は、以上説明したように、トリガー信号
を並列供給することにより、トリガー発生回路の
故障に対して万全なトリガー回路を得ることがで
きる。
を並列供給することにより、トリガー発生回路の
故障に対して万全なトリガー回路を得ることがで
きる。
第１図、第２図は従来のトリガー回路のブロツ
ク図、第３図は本考案の一実施例を示したブロツ
ク図、第４図ａ〜ｆは第３図の動作波形図であ
る。 図において、１……マスタートリガー発生回
路、２……マスタートリガー出力端子、１０，２
０，３０，４０……ユニツト、１１，２１，３
１，４１……サブトリガー発生回路、１２，２
２，３２，４２……サブトリガー出力端子、１
３，２３，３３，４３，１０１……トリガー入力
端子、１００……棚板、である。
ク図、第３図は本考案の一実施例を示したブロツ
ク図、第４図ａ〜ｆは第３図の動作波形図であ
る。 図において、１……マスタートリガー発生回
路、２……マスタートリガー出力端子、１０，２
０，３０，４０……ユニツト、１１，２１，３
１，４１……サブトリガー発生回路、１２，２
２，３２，４２……サブトリガー出力端子、１
３，２３，３３，４３，１０１……トリガー入力
端子、１００……棚板、である。
Claims (1)
- 主トリガー発生回路からのトリガー信号が複数
のユニツトに接続されたトリガー回路において、
前記複数のユニツトにはそれぞれ前記トリガー信
号に同期してトリガー信号を発生する副トリガー
発生回路を備え、これら副トリガー発生回路の出
力と前記主トリガー発生回路の出力とが並列接続
されてその論理和出力が前記各ユニツトに接続さ
れたものであることを特徴とするトリガー回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19867682U JPS59106261U (ja) | 1982-12-29 | 1982-12-29 | トリガ−回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19867682U JPS59106261U (ja) | 1982-12-29 | 1982-12-29 | トリガ−回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS59106261U JPS59106261U (ja) | 1984-07-17 |
| JPH046310Y2 true JPH046310Y2 (ja) | 1992-02-20 |
Family
ID=30424241
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19867682U Granted JPS59106261U (ja) | 1982-12-29 | 1982-12-29 | トリガ−回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59106261U (ja) |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE2907608A1 (de) * | 1979-02-27 | 1980-08-28 | Siemens Ag | Schaltungsanordnung zur takterzeugung in fernmeldeanlagen, insbesondere zeitmultiplex-digital-vermittlungsanlagen |
-
1982
- 1982-12-29 JP JP19867682U patent/JPS59106261U/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS59106261U (ja) | 1984-07-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS59131255A (ja) | クロツク選択制御回路 | |
| JPS6047531A (ja) | 多重信号伝送システムのフエイルセイフ回路 | |
| US3526716A (en) | Generators to form television synchronizing signals | |
| JPS6325808Y2 (ja) | ||
| JP2501666Y2 (ja) | ユニット２重化装置 | |
| JPS6325809Y2 (ja) | ||
| JPS59106261U (ja) | トリガ−回路 | |
| JPS6251013B2 (ja) | ||
| JPS5882041U (ja) | リセツト信号発生回路 | |
| JPS62254223A (ja) | バス信号線の多重使用方法 | |
| JPS62159059U (ja) | ||
| JPS59187837U (ja) | リセツト装置 | |
| JPH0157810B2 (ja) | ||
| JPS6071903U (ja) | 制御装置用の保守装置 | |
| JPS5921718U (ja) | パルス数監視回路 | |
| JPS59108928U (ja) | 電子回路システムの誤動作防止回路 | |
| JPH01173827U (ja) | ||
| JPS58183598U (ja) | 多重化プロセス量検出装置 | |
| JPS59180531U (ja) | パルス発生装置 | |
| JPS59177B2 (ja) | 並列冗長発振装置 | |
| JPS58132481U (ja) | 遠隔監視制御装置 | |
| JPS5964926A (ja) | 誤動作防止装置 | |
| JPH01139687U (ja) | ||
| JPS60112128U (ja) | センサ−回路 | |
| JPS60193477U (ja) | ロジツク信号観測装置用トリガ信号発生器 |