JPH0463564B2 - - Google Patents
Info
- Publication number
- JPH0463564B2 JPH0463564B2 JP59064383A JP6438384A JPH0463564B2 JP H0463564 B2 JPH0463564 B2 JP H0463564B2 JP 59064383 A JP59064383 A JP 59064383A JP 6438384 A JP6438384 A JP 6438384A JP H0463564 B2 JPH0463564 B2 JP H0463564B2
- Authority
- JP
- Japan
- Prior art keywords
- bias
- circuit
- resistor
- power supply
- amplifier
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Amplifiers (AREA)
- Noise Elimination (AREA)
Description
【発明の詳細な説明】
この発明は、電源の遮断時、バイアス回路の電
位変動により発生する過渡音を防止するポツプ音
防止回路に関する。
位変動により発生する過渡音を防止するポツプ音
防止回路に関する。
第１図は一般的なオーデイオ用のアナログ増幅
回路を示している。この増幅回路には、差動増幅
器２が設置され、この差動増幅器２およびそのバ
イアス回路４には、駆動電源６が電源スイツチ８
を介して加えられている。バイアス回路４は、電
源電圧Vccを分圧する抵抗１０，１２とその変動
を抑制するコンデンサ１４とから構成されてい
る。差動増幅器２の非反転入力端子（＋）には、
抵抗１０，１２によつて電源電圧Vccを分圧して
設定されたバイアス点から抵抗１６を介して直流
バイアスが与えられているとともに、入力端子１
８が形成され、増幅すべき信号が加えられるよう
に成つている。差動増幅器２の反転入力端子
（−）には、帰還端子２０が形成され、図示して
いない帰還回路を介して出力が負帰還される。差
動増幅器２の出力側端子２２には、コンデンサ２
４及び抵抗２６が接続されて出力端子２８が形成
され、増幅出力が取出される。
回路を示している。この増幅回路には、差動増幅
器２が設置され、この差動増幅器２およびそのバ
イアス回路４には、駆動電源６が電源スイツチ８
を介して加えられている。バイアス回路４は、電
源電圧Vccを分圧する抵抗１０，１２とその変動
を抑制するコンデンサ１４とから構成されてい
る。差動増幅器２の非反転入力端子（＋）には、
抵抗１０，１２によつて電源電圧Vccを分圧して
設定されたバイアス点から抵抗１６を介して直流
バイアスが与えられているとともに、入力端子１
８が形成され、増幅すべき信号が加えられるよう
に成つている。差動増幅器２の反転入力端子
（−）には、帰還端子２０が形成され、図示して
いない帰還回路を介して出力が負帰還される。差
動増幅器２の出力側端子２２には、コンデンサ２
４及び抵抗２６が接続されて出力端子２８が形成
され、増幅出力が取出される。
このような一電源方式で使用される差動増幅器
２で構成されるアナログ増幅回路では、バイアス
回路４で駆動電圧Vccを抵抗１０，１２で分圧し
て所定のバイアス電位を得る。、このバイアス電
位は、通常、Vcc／２の電圧に設定されている。
２で構成されるアナログ増幅回路では、バイアス
回路４で駆動電圧Vccを抵抗１０，１２で分圧し
て所定のバイアス電位を得る。、このバイアス電
位は、通常、Vcc／２の電圧に設定されている。
このようなバイアス回路４を伴つた増幅回路で
は、電源スイツチ８の投入、遮断等により駆動電
圧Vccが変動すると、それに伴いバイアス電位も
変動するため、これが原因となつて差動増幅器２
の出力側にポツプ音が発生する。
は、電源スイツチ８の投入、遮断等により駆動電
圧Vccが変動すると、それに伴いバイアス電位も
変動するため、これが原因となつて差動増幅器２
の出力側にポツプ音が発生する。
そこで、この発明は、電源の遮断時、バイアス
電位の変動で発生するポツプ音を防止するための
ミユーテイング信号が得られるポツプ音防止回路
の提供を目的とする。
電位の変動で発生するポツプ音を防止するための
ミユーテイング信号が得られるポツプ音防止回路
の提供を目的とする。
すなわち、この発明のポツプ音防止回路は、入
力信号を増幅すべき増幅器（差動増幅器２）と、
この増幅器に給電すべき電源（駆動電源６）に電
源スイツチ８を介して第１及び第２の抵抗１０，
１２からなる直列回路が直列に接続されていると
ともに、前記第２の抵抗に前記電源スイツチの投
入時、前記電源によつて充電されるコンデンサ１
４が並列に接続され、前記電源スイツチの投入
時、前記第１及び第２の抵抗の接続点に前記増幅
器に供給すべき第１の直流バイアス電圧を発生
し、前記電源スイツチの遮断時、前記コンデンサ
の充電電荷を以て前記第１及び第２の抵抗の接続
点から一定の時定数を以て漸減する直流電圧を発
生する第１のバイアス回路４と、前記電源に前記
電源スイツチを介して第３及び第４の抵抗３４，
３６からなる直列回路を接続し、前記第３及び第
４の抵抗の接続点から時定数を持たない第２の直
流バイアス電圧を発生する第２のバイアス回路３
２と、前記電源スイツチの投入時、ベースの前記
第３及び第４の抵抗の接続点から前記第２の直流
バイアス電圧を受け、かつ、エミツタに前記第１
のバイアス回路から前記第１の直流バイアス電圧
を受けて遮断状態を維持し、前記電源スイツチの
遮断時、前記第１のバイアス回路からの前記直流
電圧をエミツタ側に受けて導通状態に移行し、こ
の導通状態への移行により前記増幅器の出力を遮
断すべきミユーテイングスイツチ３０を制御する
ミユーテイング信号を発生するトランジスタ（ス
イツチングトランジスタ３８）とを備えたもので
ある。
力信号を増幅すべき増幅器（差動増幅器２）と、
この増幅器に給電すべき電源（駆動電源６）に電
源スイツチ８を介して第１及び第２の抵抗１０，
１２からなる直列回路が直列に接続されていると
ともに、前記第２の抵抗に前記電源スイツチの投
入時、前記電源によつて充電されるコンデンサ１
４が並列に接続され、前記電源スイツチの投入
時、前記第１及び第２の抵抗の接続点に前記増幅
器に供給すべき第１の直流バイアス電圧を発生
し、前記電源スイツチの遮断時、前記コンデンサ
の充電電荷を以て前記第１及び第２の抵抗の接続
点から一定の時定数を以て漸減する直流電圧を発
生する第１のバイアス回路４と、前記電源に前記
電源スイツチを介して第３及び第４の抵抗３４，
３６からなる直列回路を接続し、前記第３及び第
４の抵抗の接続点から時定数を持たない第２の直
流バイアス電圧を発生する第２のバイアス回路３
２と、前記電源スイツチの投入時、ベースの前記
第３及び第４の抵抗の接続点から前記第２の直流
バイアス電圧を受け、かつ、エミツタに前記第１
のバイアス回路から前記第１の直流バイアス電圧
を受けて遮断状態を維持し、前記電源スイツチの
遮断時、前記第１のバイアス回路からの前記直流
電圧をエミツタ側に受けて導通状態に移行し、こ
の導通状態への移行により前記増幅器の出力を遮
断すべきミユーテイングスイツチ３０を制御する
ミユーテイング信号を発生するトランジスタ（ス
イツチングトランジスタ３８）とを備えたもので
ある。
以下、この発明を図面に示した実施例を参照し
て詳細に説明する。
て詳細に説明する。
第２図はこの発明のポツプ音防止回路の実施例
を示し、第１図に示す増幅回路と同一部分には同
一符号を付してある。
を示し、第１図に示す増幅回路と同一部分には同
一符号を付してある。
第２図において、の増幅回路には、その出力部
に差動増幅器２の増幅出力を遮断するためのミユ
ーテイングスイツチ３０が設置され、且つ、その
入力部には第１のバイアス回路４に対応して第２
のバイアス回路３２が設置されている。バイアス
回路４は、差動増幅器２の非反転入力端子に抵抗
１６を介して一定の第１の直流バイアス電圧を供
給するものであつて、駆動電源６に電源スイツチ
８を介して直列に接続された第１及び第２の抵抗
１０，１２から成る直列回路の抵抗１２にコンデ
ンサ１４を並列に接続したものである。また、バ
イアス回路３２は、バイアス回路４と同様に電源
スイツチ８を介して駆動電源６に接続された第３
及び第４の抵抗３４，３６の直列回路で構成さ
れ、トランジスタ３８のベースに加えられるべき
第２の直流バイアス電圧を発生する。すなわち、
第１のバイアス回路４がコンデンサ１４の存在で
時定数を持つているのに対し、第２のバイアス回
路３２は時定数を持つておらず、電源供給の遮断
で瞬時に分圧点電位が低下する。
に差動増幅器２の増幅出力を遮断するためのミユ
ーテイングスイツチ３０が設置され、且つ、その
入力部には第１のバイアス回路４に対応して第２
のバイアス回路３２が設置されている。バイアス
回路４は、差動増幅器２の非反転入力端子に抵抗
１６を介して一定の第１の直流バイアス電圧を供
給するものであつて、駆動電源６に電源スイツチ
８を介して直列に接続された第１及び第２の抵抗
１０，１２から成る直列回路の抵抗１２にコンデ
ンサ１４を並列に接続したものである。また、バ
イアス回路３２は、バイアス回路４と同様に電源
スイツチ８を介して駆動電源６に接続された第３
及び第４の抵抗３４，３６の直列回路で構成さ
れ、トランジスタ３８のベースに加えられるべき
第２の直流バイアス電圧を発生する。すなわち、
第１のバイアス回路４がコンデンサ１４の存在で
時定数を持つているのに対し、第２のバイアス回
路３２は時定数を持つておらず、電源供給の遮断
で瞬時に分圧点電位が低下する。
そして、ミユーテイングスイツチ３０を制御す
るためのスイツチング回路を構成するトランジス
タ３８が設置されている。このトランジスタ３８
は、そのエミツタを第１のバイアス回路４のバイ
アス点に接続し、そのベースを第２のバイアス回
路３２の分圧点をバイアス点として接続されてい
る。即ち、トランジスタ３８のベースには分圧点
で設定される第２のバイアス電圧が加えられてい
る。即ち、電源スイツチ８の投入時、即ち、通電
時には、トランジスタ３８は非導通状態に維持さ
れるが、電源スイツチ８の遮断時、通電停止時に
は、コンデンサ１４の充電電圧、即ち、バイアス
回路４から直流電圧をエミツタ側に受けてトラン
ジスタ３８が導通し、トランジスタ３８には、そ
の導通によつてミユーテイングスイツチ３０を遮
断状態にするミユーテイング信号として電流が流
れる。
るためのスイツチング回路を構成するトランジス
タ３８が設置されている。このトランジスタ３８
は、そのエミツタを第１のバイアス回路４のバイ
アス点に接続し、そのベースを第２のバイアス回
路３２の分圧点をバイアス点として接続されてい
る。即ち、トランジスタ３８のベースには分圧点
で設定される第２のバイアス電圧が加えられてい
る。即ち、電源スイツチ８の投入時、即ち、通電
時には、トランジスタ３８は非導通状態に維持さ
れるが、電源スイツチ８の遮断時、通電停止時に
は、コンデンサ１４の充電電圧、即ち、バイアス
回路４から直流電圧をエミツタ側に受けてトラン
ジスタ３８が導通し、トランジスタ３８には、そ
の導通によつてミユーテイングスイツチ３０を遮
断状態にするミユーテイング信号として電流が流
れる。
この実施例では、抵抗１０，１２，３４，３６
には等しい抵抗値の抵抗が用いられ、それぞれの
ａ，ｂ点におけるバイアス点電位は等しく設定さ
れているが、必ずしも等しくする必要はなく、
（ａ点電位）−VF＜（ｂ点電位）＜Vccの範囲にあ
ればよい。
には等しい抵抗値の抵抗が用いられ、それぞれの
ａ，ｂ点におけるバイアス点電位は等しく設定さ
れているが、必ずしも等しくする必要はなく、
（ａ点電位）−VF＜（ｂ点電位）＜Vccの範囲にあ
ればよい。
以上の構成に基づき、その動作を説明する。
電源スイツチ８が閉じられたバイアス回路４の
ａ点におけるバイアス点電位はその時定数に応じ
て立上がり、差動増幅器２は動作状態に入る。ま
た、ミユーテイングスイツチ３０は、導通状態に
制御される。
ａ点におけるバイアス点電位はその時定数に応じ
て立上がり、差動増幅器２は動作状態に入る。ま
た、ミユーテイングスイツチ３０は、導通状態に
制御される。
このとき、バイアス回路３２のｂ点のバイアス
点電位は、急峻に立上がつてトランジスタ３８の
ベースに加えられるが、そのエミツタ電位はその
バイアス電位より低いため、非導通となるので、
差動増幅器２への影響はない。
点電位は、急峻に立上がつてトランジスタ３８の
ベースに加えられるが、そのエミツタ電位はその
バイアス電位より低いため、非導通となるので、
差動増幅器２への影響はない。
また、通常の動作状態では、ａ，ｂ点のバイア
ス点電位が等しいため、トランジスタ３８のべー
スおよびエミツタは同電位となり、トランジスタ
３８は非導通状態となる。
ス点電位が等しいため、トランジスタ３８のべー
スおよびエミツタは同電位となり、トランジスタ
３８は非導通状態となる。
そして、電源スイツチ８が開かれると、第２の
バイアス回路３２のｂ点のバイアス点電位は急激
に低下するのに対し、第１のバイアス回路４のａ
点のバイアス点電位はその時定数に従つて緩やか
に低下し、両バイアス点電位間には電位差が生じ
る。この電位差がトランジスタ３８のスレシユホ
ールドレベルVFを越えると、トランジスタ３８
は導通状態となる。この結果、トランジスタ３８
を介してコンデンサ１４の放電電流が流れ、この
電流がミユーテイング信号としてミユーテイング
スイツチ３０に加えられ、ミユーテイングスイツ
チ３０は、導通状態から非導通状態に切換えられ
る。この結果、差動増幅器２の出力が遮断状態に
なる。
バイアス回路３２のｂ点のバイアス点電位は急激
に低下するのに対し、第１のバイアス回路４のａ
点のバイアス点電位はその時定数に従つて緩やか
に低下し、両バイアス点電位間には電位差が生じ
る。この電位差がトランジスタ３８のスレシユホ
ールドレベルVFを越えると、トランジスタ３８
は導通状態となる。この結果、トランジスタ３８
を介してコンデンサ１４の放電電流が流れ、この
電流がミユーテイング信号としてミユーテイング
スイツチ３０に加えられ、ミユーテイングスイツ
チ３０は、導通状態から非導通状態に切換えられ
る。この結果、差動増幅器２の出力が遮断状態に
なる。
この場合、トランジスタ３８は、第３図にａ，
ｂで示すａ，ｂ電位、すなわち、そのベース電位
とエミツタ電位の差がVFになる時点から導通し、
これがミユーテイング動作範囲Ｍとなる。なお、
第３図において、ｃは、電源スイツチ８が開か
れ、電源の供給が解除された場合の電圧の推移を
示す。この結果、電源の遮断とほぼ同時にミユー
テイング状態に入るので、ポツプ音の発生を効果
的に防止することができる。
ｂで示すａ，ｂ電位、すなわち、そのベース電位
とエミツタ電位の差がVFになる時点から導通し、
これがミユーテイング動作範囲Ｍとなる。なお、
第３図において、ｃは、電源スイツチ８が開か
れ、電源の供給が解除された場合の電圧の推移を
示す。この結果、電源の遮断とほぼ同時にミユー
テイング状態に入るので、ポツプ音の発生を効果
的に防止することができる。
また、この場合、トランジスタ３８からミユー
テイングスイツチ３０に加えられるミユーテイン
グ制御信号は、コンデンサ１４の蓄積電荷の放電
を利用しているので、特別なドライブ回路や電源
を必要としていない。
テイングスイツチ３０に加えられるミユーテイン
グ制御信号は、コンデンサ１４の蓄積電荷の放電
を利用しているので、特別なドライブ回路や電源
を必要としていない。
なお、実施例では差動増幅器２の出力側にミユ
ーテイングスイツチ３０を設置して出力を遮断し
ているが、差動増幅器２の内部にこの種のスイツ
チを設置し、或いは差動増幅器２の出力をトラン
ジスタ３８の導通に応じて解除するように差動増
幅器２の内部に設置しても同様の効果が期待でき
る。
ーテイングスイツチ３０を設置して出力を遮断し
ているが、差動増幅器２の内部にこの種のスイツ
チを設置し、或いは差動増幅器２の出力をトラン
ジスタ３８の導通に応じて解除するように差動増
幅器２の内部に設置しても同様の効果が期待でき
る。
以上説明したように、この発明によれば、直流
電源の給電時、第２のバイアス回路からの直流バ
イアス電圧を以て増幅器の定常動作時には前記ト
ランジスタを遮断状態に維持させ、直流電源の遮
断時、第１のバイアス回路のコンデンサによつて
得られる直流電圧を以てトランジスタを導通状態
にし、この導通状態を以てミユーテイング信号を
発生させることができ、電源の遮断時、このミユ
ーテイング信号を以てバイアス電位の変動による
異常音の発生を確実に防止でき、しかも、第１の
バイアス回路は増幅器のバイアス回路であつてミ
ユーテイング信号の形成にそのバイアス回路を利
用できるので、回路構成の簡略化を図ることがで
きる。
電源の給電時、第２のバイアス回路からの直流バ
イアス電圧を以て増幅器の定常動作時には前記ト
ランジスタを遮断状態に維持させ、直流電源の遮
断時、第１のバイアス回路のコンデンサによつて
得られる直流電圧を以てトランジスタを導通状態
にし、この導通状態を以てミユーテイング信号を
発生させることができ、電源の遮断時、このミユ
ーテイング信号を以てバイアス電位の変動による
異常音の発生を確実に防止でき、しかも、第１の
バイアス回路は増幅器のバイアス回路であつてミ
ユーテイング信号の形成にそのバイアス回路を利
用できるので、回路構成の簡略化を図ることがで
きる。
第１図は従来の増幅回路を示す回路図、第２図
はこの発明のポツプ音防止回路の実施例を示す回
路図、第３図はその動作を示す説明図である。 ２……差動増幅器（増幅器）、４……第１のバ
イアス回路、６……駆動電源、８……電源スイツ
チ、１０……第１の抵抗、１２……第２の抵抗、
１４……コンデンサ、３０……ミユーテイングス
イツチ、３２……第２のバイアス回路、３４……
第３の抵抗、３６……第４の抵抗、３８……トラ
ンジスタ。
はこの発明のポツプ音防止回路の実施例を示す回
路図、第３図はその動作を示す説明図である。 ２……差動増幅器（増幅器）、４……第１のバ
イアス回路、６……駆動電源、８……電源スイツ
チ、１０……第１の抵抗、１２……第２の抵抗、
１４……コンデンサ、３０……ミユーテイングス
イツチ、３２……第２のバイアス回路、３４……
第３の抵抗、３６……第４の抵抗、３８……トラ
ンジスタ。
Claims (1)
- 【特許請求の範囲】 １ 入力信号を増幅すべき増幅器と、 この増幅器に給電すべき電源に電源スイツチを
介して第１及び第２の抵抗からなる直列回路が直
列に接続されているとともに、前記第２の抵抗に
前記電源スイツチの投入時、前記電源によつて充
電されるコンデンサが並列に接続され、前記電源
スイツチの投入時、前記第１及び第２の抵抗の接
続点に前記増幅器に供給すべき第１の直流バイア
ス電圧を発生し、前記電源スイツチの遮断時、前
記コンデンサの充電電荷を以て前記第１及び第２
の抵抗の接続点から一定の時定数を以て漸減する
直流電圧を発生する第１のバイアス回路と、 前記電源に前記電源スイツチを介して第３及び
第４の抵抗からなる直列回路を接続し、前記第３
及び第４の抵抗の接続点から時定数を持たない第
２の直流バイアス電圧を発生する第２のバイアス
回路と、 前記電源スイツチの投入時、ベースに前記第３
及び第４の抵抗の接続点から前記第２の直流バイ
アス電圧を受け、かつ、エミツタに前記第１のバ
イアス回路から前記第１の直流バイアス電圧を受
けて遮断状態を維持し、前記電源スイツチの遮断
時、前記第１のバイアス回路からの前記直流電圧
をエミツタ側に受けて導通状態を移行し、この導
通状態への移行により前記増幅器の出力を遮断す
べきミユーテイングスイツチを制御するミユーテ
イング信号を発生するトランジスタと、 を備えたことを特徴とするポツプ音防止回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59064383A JPS60206306A (ja) | 1984-03-30 | 1984-03-30 | ポツプ音防止回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59064383A JPS60206306A (ja) | 1984-03-30 | 1984-03-30 | ポツプ音防止回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS60206306A JPS60206306A (ja) | 1985-10-17 |
| JPH0463564B2 true JPH0463564B2 (ja) | 1992-10-12 |
Family
ID=13256730
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59064383A Granted JPS60206306A (ja) | 1984-03-30 | 1984-03-30 | ポツプ音防止回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60206306A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6375318B1 (en) * | 1999-09-21 | 2002-04-23 | Hewlett-Packard Company | Heated media input tray for an imaging device |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS55163905A (en) * | 1979-06-07 | 1980-12-20 | Nec Corp | Feedback amplifier |
| JPS61175Y2 (ja) * | 1979-09-13 | 1986-01-07 |
-
1984
- 1984-03-30 JP JP59064383A patent/JPS60206306A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS60206306A (ja) | 1985-10-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0368528A2 (en) | Audio amplifier with mute and stand-by states | |
| US5436588A (en) | Click/pop free bias circuit | |
| JPH0878972A (ja) | 電圧ホロワ形電力増幅段 | |
| GB2056208A (en) | Circuit arrangement for suppressing turnon and turn-off switching transients which would otherwise occur in the output signal of an amplifier | |
| US6040740A (en) | Audio transient suppression device | |
| EP0095774B1 (en) | A switching circuit operable as an amplifier and a muting circuit | |
| JP3680784B2 (ja) | 電源回路 | |
| JPS6048605A (ja) | ミュ−ティング回路 | |
| KR100266461B1 (ko) | 과도 트래킹 이중 전압 전원을 갖는 오디오 시스템 | |
| JP2000059982A (ja) | 過電流検出回路 | |
| JPS59154805A (ja) | 増幅回路 | |
| US4462000A (en) | Amplifier comprising means for eliminating direct voltage transients on the amplifier output | |
| JPS60206306A (ja) | ポツプ音防止回路 | |
| JPS6352482B2 (ja) | ||
| KR940002970B1 (ko) | 쇼크음 방지회로 | |
| US4499432A (en) | Low voltage op amp bias optimizer | |
| JPS6126845B2 (ja) | ||
| JPH0516765B2 (ja) | ||
| JPH10233631A (ja) | 帰還増幅回路 | |
| JPH0453335B2 (ja) | ||
| JPH02137506A (ja) | ショック音防止回路 | |
| JPH0576044B2 (ja) | ||
| KR940003349B1 (ko) | 과도상태시 팦콘노이즈가 없는 증폭기 | |
| JPS6040206B2 (ja) | 増幅装置 | |
| KR900001441Y1 (ko) | 자동 이득 제어회로 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |