JPH0464116A - 入出力回路 - Google Patents
入出力回路Info
- Publication number
- JPH0464116A JPH0464116A JP17701190A JP17701190A JPH0464116A JP H0464116 A JPH0464116 A JP H0464116A JP 17701190 A JP17701190 A JP 17701190A JP 17701190 A JP17701190 A JP 17701190A JP H0464116 A JPH0464116 A JP H0464116A
- Authority
- JP
- Japan
- Prior art keywords
- input
- output
- data
- switch
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Time-Division Multiplex Systems (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野］
この発明は半導体装置に関し、特にその入出力回路を提
供するものである。
供するものである。
第３図は従来の入出力回路のブロックを示す。
図において、（１）は入出力ピン（又はパッド’） 、
（３）は入力回路、（４）は出力回路、ＩｌｏはＩ１０
線を示している。
（３）は入力回路、（４）は出力回路、ＩｌｏはＩ１０
線を示している。
次に動作について説明する。
初めにデータを入力する場合、データの入力を知らせる
信号により、入力回路（３）を動作状態にして入出力ピ
ン（１）のデータをＩ１０線に伝える。次にデータを出
力する場合は、データの出力を知らせる信号により、出
力回路（４）を動作状態にしてＩ１０線のデータを入出
力ピン（１）に出力する、［発明が解決しようとする課
題］ 従来の入出力回路は以上のように構成されていたので、
１つのピンに１つの入出力回路しか接続されておらず、
このため入出力ピンの数が多くなると、ＩＣが極めて大
きくなるという問題点があった。
信号により、入力回路（３）を動作状態にして入出力ピ
ン（１）のデータをＩ１０線に伝える。次にデータを出
力する場合は、データの出力を知らせる信号により、出
力回路（４）を動作状態にしてＩ１０線のデータを入出
力ピン（１）に出力する、［発明が解決しようとする課
題］ 従来の入出力回路は以上のように構成されていたので、
１つのピンに１つの入出力回路しか接続されておらず、
このため入出力ピンの数が多くなると、ＩＣが極めて大
きくなるという問題点があった。
この発明は上記のような問題点を解消するためなされた
もので、複数のデータをマルチブレクスして入出力し入
出力ピンの数を減らすことができる入出力回路を得るこ
とを目的とする。
もので、複数のデータをマルチブレクスして入出力し入
出力ピンの数を減らすことができる入出力回路を得るこ
とを目的とする。
［課題を解決するための手段］
この発明に係る入出力回路は、入出力ピンにある一定時
間経過するとその状態が変わるスイッチを設け、このス
イッチによって入出力回路を切換えるようＫしたもので
ある。
間経過するとその状態が変わるスイッチを設け、このス
イッチによって入出力回路を切換えるようＫしたもので
ある。
〔作用１
この発明における入出力回路は、ある一定時間経過する
と状態が変わるスイッチにより、入出力回路を切換える
ことができるので、１つの入出力ピンで複数の入出力デ
ータをマルチプレクスできる。
と状態が変わるスイッチにより、入出力回路を切換える
ことができるので、１つの入出力ピンで複数の入出力デ
ータをマルチプレクスできる。
〔実施例］
以下、この発明の一実施例を図について説明する。第１
図において、（１）は入出力ピン（又はパッド）、（２
）はスイッチ、（３）は入力回路、（４）は出力四次に
動作について説明するっ まず、データの入力の場合について説明する。
図において、（１）は入出力ピン（又はパッド）、（２
）はスイッチ、（３）は入力回路、（４）は出力四次に
動作について説明するっ まず、データの入力の場合について説明する。
データの入力を知らせる信号を入出力回路Ａ（６）、入
出力回路Ｂ（７）に入力し、またはマルチブレクヌ発生
回路（５）の信号により、入出力回路Ａ（６）を動作状
態にする。この時マルチブレクススイッチ（２）ニより
入出力回路Ａ（６）の入力回路（３）を通ってＩｌｏ
Ａにデータが伝わる。次に、マルチプレクス発生回絡（
５）から信号が出てスイッチ（２）の状態が変化し、ま
た入出力回路Ａ（６）が非動作状態となり入出力回路Ｂ
（７）が動作状態となって工１０ Ｂにデータが伝わる
。
出力回路Ｂ（７）に入力し、またはマルチブレクヌ発生
回路（５）の信号により、入出力回路Ａ（６）を動作状
態にする。この時マルチブレクススイッチ（２）ニより
入出力回路Ａ（６）の入力回路（３）を通ってＩｌｏ
Ａにデータが伝わる。次に、マルチプレクス発生回絡（
５）から信号が出てスイッチ（２）の状態が変化し、ま
た入出力回路Ａ（６）が非動作状態となり入出力回路Ｂ
（７）が動作状態となって工１０ Ｂにデータが伝わる
。
データの出力状態について説明するっ
データの出力を知らせる信号が入出力回路Ａ（６）、入
出力回路Ｂ（７）の出力回路に入力され、マルチプレク
ヌ発生信号により入出力回路Ａ（６）が動作状態となり
、データが出力される。
出力回路Ｂ（７）の出力回路に入力され、マルチプレク
ヌ発生信号により入出力回路Ａ（６）が動作状態となり
、データが出力される。
次に、マルチプレクス発生回路（５）から信号が出てス
イッチ（２）の状態が変化し、また入出力回路Ａ（６）
が非動作状態になり、入出力回路Ｂ（７）が動作状態と
なってデータが出力される。
イッチ（２）の状態が変化し、また入出力回路Ａ（６）
が非動作状態になり、入出力回路Ｂ（７）が動作状態と
なってデータが出力される。
第２図は１６個のテ゛−夕を入出力回路を８個用いた場
合の動作状態を示す波形図である。
合の動作状態を示す波形図である。
例えばマルチブレクヌ信号が１Ｌ“の時ＫＤＱ、０〜Ｄ
Ｑ７のデータを入出力回路Ａ（６）で入出力を行い、マ
ルチブレクス信号が′Ｈ“の時にＤＱ４〜ＤＱＩ５のデ
ータを入出力回路Ｂ（７）で入出力を行うことを示して
いる。
Ｑ７のデータを入出力回路Ａ（６）で入出力を行い、マ
ルチブレクス信号が′Ｈ“の時にＤＱ４〜ＤＱＩ５のデ
ータを入出力回路Ｂ（７）で入出力を行うことを示して
いる。
以上のようにこの発明によれば、１つの入出力ピンにあ
る一定時間経過すると状態が変化するスイッチを設け、
このスイッチにそれぞれ異なる内部回路に伝わる入出力
回路を切換えるようにしたので、１つの入出力ピンで複
数のデータをマルチデレクスすることができ、入出力ピ
ンの本数を減らすことができるという効果がある。
る一定時間経過すると状態が変化するスイッチを設け、
このスイッチにそれぞれ異なる内部回路に伝わる入出力
回路を切換えるようにしたので、１つの入出力ピンで複
数のデータをマルチデレクスすることができ、入出力ピ
ンの本数を減らすことができるという効果がある。
第１図はこの発明の一実施例である入出力回路の回路図
、第２図は第１図の各部信号の波形図、第３図は従来の
入出力回路の回路図である。 図において、（１）は入出力ピン、（２）はスイッチ、
（３）は入力回路、（４）は出力回路、（５）はマルチ
ブレクス発生回路、（６）は入出力口Ｋ Ａ 、 （７
）は入出力回路Ｂを示す。 なお、図中、同一符号は同一、または相当部分を示す。 第１＠ １゛Ｘエカピン ２：スイッチ ３人力回給 ４：エカＱ給 ５：マルチブレク又発庄−田経 ２：入瓜ｆＪ回給Ａ ７入ふ力回給Ｂ
、第２図は第１図の各部信号の波形図、第３図は従来の
入出力回路の回路図である。 図において、（１）は入出力ピン、（２）はスイッチ、
（３）は入力回路、（４）は出力回路、（５）はマルチ
ブレクス発生回路、（６）は入出力口Ｋ Ａ 、 （７
）は入出力回路Ｂを示す。 なお、図中、同一符号は同一、または相当部分を示す。 第１＠ １゛Ｘエカピン ２：スイッチ ３人力回給 ４：エカＱ給 ５：マルチブレク又発庄−田経 ２：入瓜ｆＪ回給Ａ ７入ふ力回給Ｂ
Claims (1)
- １つの入出力ピンにある一定時間が経過するとその状態
が変化するスイッチを設け、このスイッチにはそれぞれ
異なる内部回路に伝わる入出力回路を切換えるようにし
たことを特徴とする入出力回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17701190A JPH0464116A (ja) | 1990-07-02 | 1990-07-02 | 入出力回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17701190A JPH0464116A (ja) | 1990-07-02 | 1990-07-02 | 入出力回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0464116A true JPH0464116A (ja) | 1992-02-28 |
Family
ID=16023604
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17701190A Pending JPH0464116A (ja) | 1990-07-02 | 1990-07-02 | 入出力回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0464116A (ja) |
-
1990
- 1990-07-02 JP JP17701190A patent/JPH0464116A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| GB2282244B (en) | Integrated circuit | |
| KR970029804A (ko) | 디램 | |
| JPS6344734A (ja) | 半導体装置 | |
| KR940002710A (ko) | 일반적인 입출력 포트의 인터럽트 장치 | |
| US4093993A (en) | Bit-slice type large scale integrated circuit with multiple functions on a one-chip semiconductor device | |
| KR940020994A (ko) | 입/출력장치의 구성방법 및 그 회로 | |
| KR960042745A (ko) | 다수개의 스위칭 수단을 가지는 다용도 패드를 구비한 반도체 메모리장치 | |
| JPH0464116A (ja) | 入出力回路 | |
| JPH01293647A (ja) | 半導体装置 | |
| JPH03147351A (ja) | 集積回路パッケージ | |
| US6981162B2 (en) | Suspend-to-RAM controlling circuit | |
| JP2589707B2 (ja) | キーボード装置 | |
| JPS6370450A (ja) | 半導体集積回路 | |
| JPH07226439A (ja) | 半導体集積回路 | |
| JPS63239515A (ja) | パラレル出力回路 | |
| JPH0749803Y2 (ja) | 集積回路のピン配置構造 | |
| JPH0645421A (ja) | 集積回路 | |
| SU771656A1 (ru) | Устройство дл ввода-вывода информации | |
| JPH04170615A (ja) | 情報処理装置 | |
| JPH0570846B2 (ja) | ||
| JPS6072318A (ja) | 論理ｌｓｉ | |
| JPS59128464A (ja) | 半導体集積回路のテスト入力回路 | |
| KR940007650A (ko) | 마이크로 컴퓨터 | |
| JPS6022356A (ja) | 大規模集積回路 | |
| JPH01211058A (ja) | 状態設定回路 |