JPH0570846B2 - - Google Patents
Info
- Publication number
- JPH0570846B2 JPH0570846B2 JP4771985A JP4771985A JPH0570846B2 JP H0570846 B2 JPH0570846 B2 JP H0570846B2 JP 4771985 A JP4771985 A JP 4771985A JP 4771985 A JP4771985 A JP 4771985A JP H0570846 B2 JPH0570846 B2 JP H0570846B2
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- output
- power failure
- control
- power
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 230000002093 peripheral effect Effects 0.000 claims description 24
- 230000010365 information processing Effects 0.000 claims description 2
- 238000010586 diagram Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 2
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
- G05F1/10—Regulating voltage or current
- G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is DC
- G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is DC using semiconductor devices in series with the load as final control devices
- G05F1/565—Regulating voltage or current wherein the variable actually regulated by the final control device is DC using semiconductor devices in series with the load as final control devices sensing a condition of the system or its load in addition to means responsive to deviations in the output of the system, e.g. current, voltage, power factor
- G05F1/569—Regulating voltage or current wherein the variable actually regulated by the final control device is DC using semiconductor devices in series with the load as final control devices sensing a condition of the system or its load in addition to means responsive to deviations in the output of the system, e.g. current, voltage, power factor for protection
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- Control Of Voltage And Current In General (AREA)
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は電源制御装置に関し、特にデータ処理
システムに用いられる電源制御装置に関する。
システムに用いられる電源制御装置に関する。
データ処理システムは、その各種電源の起動・
停止を制御する電源制御装置を具備するのが通例
である。
停止を制御する電源制御装置を具備するのが通例
である。
第２図は、従来の電源制御装置の一例である電
源制御部１を具備するデータ処理システムの一例
を示すブロツク図である。
源制御部１を具備するデータ処理システムの一例
を示すブロツク図である。
第２図に示すデータ処理システムは、本体系装
置ａと、それと制御線１０５または１０６で接続
されている周辺装置ｂ，ｃとを具備して構成され
ている。本体系装置ａは、電源障害信号１０１〜
１０３を入力し制御線１０４〜１０６に制御信号
を出力する電源制御部１と、制御線１０４から制
御信号を入力し安定化電力１０７，１０８または
１０９と電源障害信号１０１，１０２または１０
３とを出力する電源２〜４と、安定化電力１０
７，１０８または１０９を入力するCPU５、記
憶部６、チヤネル制御部７とを備えて構成されて
いる。
置ａと、それと制御線１０５または１０６で接続
されている周辺装置ｂ，ｃとを具備して構成され
ている。本体系装置ａは、電源障害信号１０１〜
１０３を入力し制御線１０４〜１０６に制御信号
を出力する電源制御部１と、制御線１０４から制
御信号を入力し安定化電力１０７，１０８または
１０９と電源障害信号１０１，１０２または１０
３とを出力する電源２〜４と、安定化電力１０
７，１０８または１０９を入力するCPU５、記
憶部６、チヤネル制御部７とを備えて構成されて
いる。
電源２，３または４は電源障害が発生すると電
源障害信号１０１，１０２または１０３を出力す
る。電源制御部１は、電源障害信号１０１，１０
２または１０３のすくなくとも一つが入力すると
制御線１０４〜１０６に制御信号の一つである停
止信号を出力する。電源２〜４は、制御線１０４
から停止信号を入力すると安定化電力１０７，１
０８または１０９の出力を停止し、このとき
CPU５、記憶部６、チヤンネル制御部７は動作
を停止する。周辺装置ｂ，ｃも制御線１０５また
は１０６から停止信号を入力すると動作を停止す
る。
源障害信号１０１，１０２または１０３を出力す
る。電源制御部１は、電源障害信号１０１，１０
２または１０３のすくなくとも一つが入力すると
制御線１０４〜１０６に制御信号の一つである停
止信号を出力する。電源２〜４は、制御線１０４
から停止信号を入力すると安定化電力１０７，１
０８または１０９の出力を停止し、このとき
CPU５、記憶部６、チヤンネル制御部７は動作
を停止する。周辺装置ｂ，ｃも制御線１０５また
は１０６から停止信号を入力すると動作を停止す
る。
従来の電源制御装置は、本体系装置の電源のす
くなくとも一つに電源障害が発生すると本体系装
置のすべての電源の電力出力を停止させ、またこ
のとき、第２図に示すデータ処理システムにおけ
ると同様にすべての周辺装置の動作を停止させる
かまたはどの周辺装置に対しても動作停止の制御
をしないかのいずれか一方の動作をする。
くなくとも一つに電源障害が発生すると本体系装
置のすべての電源の電力出力を停止させ、またこ
のとき、第２図に示すデータ処理システムにおけ
ると同様にすべての周辺装置の動作を停止させる
かまたはどの周辺装置に対しても動作停止の制御
をしないかのいずれか一方の動作をする。
データ処理システムを構成する各種周辺装置の
中には一度動作を停止すると再起動に非常に長い
時間を要するものがある。また本体系装置の各種
電源のうちどれに電源障害が発生したかによつ
て、そのとき動作が停止させる必要のある周辺装
置が異なることがある。したがつて本体系装置の
各種電源のいずれかに電源障害が発生したとき、
動作を停止させる必要のある周辺装置はかならず
動作を停止させ、動作を停止する必要がなく再起
動に長時間を要する周辺装置は動作を停止させな
いのが望ましい。
中には一度動作を停止すると再起動に非常に長い
時間を要するものがある。また本体系装置の各種
電源のうちどれに電源障害が発生したかによつ
て、そのとき動作が停止させる必要のある周辺装
置が異なることがある。したがつて本体系装置の
各種電源のいずれかに電源障害が発生したとき、
動作を停止させる必要のある周辺装置はかならず
動作を停止させ、動作を停止する必要がなく再起
動に長時間を要する周辺装置は動作を停止させな
いのが望ましい。
しかしすでに説明したようい、従来の電源制御
装置はこのように周辺装置の動作停止の制御の選
択をすることができないという欠点がある。
装置はこのように周辺装置の動作停止の制御の選
択をすることができないという欠点がある。
本発明が解決しようとする問題点、いいかえれ
ば本発明の目的は上記の欠点を解決して、電源障
害を発生した電源と、その電源障害により動作を
停止させる周辺装置との対応関係を選択すること
のできる電源制御装置を提供することにある。
ば本発明の目的は上記の欠点を解決して、電源障
害を発生した電源と、その電源障害により動作を
停止させる周辺装置との対応関係を選択すること
のできる電源制御装置を提供することにある。
本発明の電源制御装置は、それぞれ個別に独立
した電源装置を付与されるCPU、記憶部および
チヤネル制御部等を含む本体系装置と、前記本体
系装置と電気的な接続関係にある複数の周辺装置
とにより形成される情報処理システムにおいて、
前記個別の電源装置の障害時に、当該電源装置よ
りそれぞれ独立に出力される複数の電源障害信号
を入力して、当該電源障害信号の論理和をとつて
出力する論理和回路Ａと、前記複数の電源障害信
号を入力して、当該電源障害信号の伝達可否の制
御を行う少なくとも一つ以上のスイツチ回路と、
前記少なくとも一つ以上のスイツチ回路より、そ
れぞれ個別に選択されて出力される少なくとも一
つ以上の電源障害信号を入力して、当該電源障害
信号の論理和をとつて出力する少なくとも一つ以
上の論理和回路Ｂと、前記論理和回路ＡおよびＢ
より出力される電源障害信号の論理和出力を入力
し、それぞれの論理和出力に対応する制御線に前
記周辺装置の動作停止の可否を指示する制御信号
を出力する制御回路とを備えることを特徴として
いる。
した電源装置を付与されるCPU、記憶部および
チヤネル制御部等を含む本体系装置と、前記本体
系装置と電気的な接続関係にある複数の周辺装置
とにより形成される情報処理システムにおいて、
前記個別の電源装置の障害時に、当該電源装置よ
りそれぞれ独立に出力される複数の電源障害信号
を入力して、当該電源障害信号の論理和をとつて
出力する論理和回路Ａと、前記複数の電源障害信
号を入力して、当該電源障害信号の伝達可否の制
御を行う少なくとも一つ以上のスイツチ回路と、
前記少なくとも一つ以上のスイツチ回路より、そ
れぞれ個別に選択されて出力される少なくとも一
つ以上の電源障害信号を入力して、当該電源障害
信号の論理和をとつて出力する少なくとも一つ以
上の論理和回路Ｂと、前記論理和回路ＡおよびＢ
より出力される電源障害信号の論理和出力を入力
し、それぞれの論理和出力に対応する制御線に前
記周辺装置の動作停止の可否を指示する制御信号
を出力する制御回路とを備えることを特徴として
いる。
以下実施例を示す図面を参照して本発明につい
て詳細に説明する。
て詳細に説明する。
第１図は本発明の電源制御装置の一実施例を示
すブロツク図である。
すブロツク図である。
第１図に示す実施例は、電源障害信号１０１〜
１０３が入力されるOR回路（前記論理和回路
Ａ）に相当する）１３と、それぞれ電源障害信号
１０１〜１０３が入力されるスイツチ１１および
１２と、スイツチ１１および１２において選択さ
れた出力が入力されるOR回路（前記論理和回路
Ｂに包含される）１４および１５と、OR回路１
３〜１５より出力される信号２０１〜２０３を入
力して、これらの信号２０１〜２０３に対し個別
に分離対応して設定される制御線１０４〜１０６
に、周辺装置の動作停止の可否を指示する制御信
号を出力する制御回路１６とを備えて構成されて
いる。
１０３が入力されるOR回路（前記論理和回路
Ａ）に相当する）１３と、それぞれ電源障害信号
１０１〜１０３が入力されるスイツチ１１および
１２と、スイツチ１１および１２において選択さ
れた出力が入力されるOR回路（前記論理和回路
Ｂに包含される）１４および１５と、OR回路１
３〜１５より出力される信号２０１〜２０３を入
力して、これらの信号２０１〜２０３に対し個別
に分離対応して設定される制御線１０４〜１０６
に、周辺装置の動作停止の可否を指示する制御信
号を出力する制御回路１６とを備えて構成されて
いる。
以下、第１図に示す実施例の動作について説明
する。
する。
制御回路１６には、OR回路１３，１４および
１５より出力される信号２０１，２０２および２
０３の入力に対応して、それぞれの信号に対応す
る制御線１０４，１０５および１０６が出力側に
設定されており、これにより、信号２０１，２０
２および２０３は制御回路１６により駆動され、
それぞれ個別に制御線１０４，１０５および１０
６に出力されて、対応する周辺装置に対する制御
信号として送出される。この場合、信号２０１，
２０２および２０３が電源障害に対応する制御信
号である場合には、周辺装置に対する停止信号と
して出力される。したがつてスイツチ１１，１２
の各接点が第１図に図示する開閉状態にあると
き、第１図に示す実施例は電源障害信号１０１，
１０２または１０３のすくなくとも一つが入力す
ると制御線１０４に停止信号を出力し、電源障害
信号１０１または１０２のすくなくとも一方が入
力すると電源障害信号１０３には無関係に制御線
１０５に停止信号を出力し、また電源障害信号１
０１または１０３のすくなくとも一方が入力する
と電源障害信号１０２には無関係に制御線１０６
に停止信号を出力する。
１５より出力される信号２０１，２０２および２
０３の入力に対応して、それぞれの信号に対応す
る制御線１０４，１０５および１０６が出力側に
設定されており、これにより、信号２０１，２０
２および２０３は制御回路１６により駆動され、
それぞれ個別に制御線１０４，１０５および１０
６に出力されて、対応する周辺装置に対する制御
信号として送出される。この場合、信号２０１，
２０２および２０３が電源障害に対応する制御信
号である場合には、周辺装置に対する停止信号と
して出力される。したがつてスイツチ１１，１２
の各接点が第１図に図示する開閉状態にあると
き、第１図に示す実施例は電源障害信号１０１，
１０２または１０３のすくなくとも一つが入力す
ると制御線１０４に停止信号を出力し、電源障害
信号１０１または１０２のすくなくとも一方が入
力すると電源障害信号１０３には無関係に制御線
１０５に停止信号を出力し、また電源障害信号１
０１または１０３のすくなくとも一方が入力する
と電源障害信号１０２には無関係に制御線１０６
に停止信号を出力する。
第２図に示すデータ処理システムの電源制御部
１のかわりに第１図に示す実施例を用いれば、ス
イツチ１１，１２の各接点が第１図に図示する開
閉状態にあるとき、電源２，３または４のすくな
くとも一つに電源障害が発生すればCPU５、記
憶部６、チヤンネル制御部７が動作を停止し、電
源２または３のすくなくとも一方に電源障害が発
生すれば電源４の電源障害には無関係に周辺装置
ｂが動作を停止し、また電源２または４のすくな
くとも一方に電源障害が発生すれば電源３の電源
障害には無関係に周辺装置ｃが動作を停止する。
すなわち電源２，３の電源障害に対応して周辺装
置ｂ動作を停止し、電源２，４の電源障害に対応
して周辺装置ｃが動作を停止する。
１のかわりに第１図に示す実施例を用いれば、ス
イツチ１１，１２の各接点が第１図に図示する開
閉状態にあるとき、電源２，３または４のすくな
くとも一つに電源障害が発生すればCPU５、記
憶部６、チヤンネル制御部７が動作を停止し、電
源２または３のすくなくとも一方に電源障害が発
生すれば電源４の電源障害には無関係に周辺装置
ｂが動作を停止し、また電源２または４のすくな
くとも一方に電源障害が発生すれば電源３の電源
障害には無関係に周辺装置ｃが動作を停止する。
すなわち電源２，３の電源障害に対応して周辺装
置ｂ動作を停止し、電源２，４の電源障害に対応
して周辺装置ｃが動作を停止する。
スイツチ１１，１２の各接点の開閉状態をかえ
ることにより、電源２，３または４のいずれが電
源障害を発生したとき、周辺装置ｂ，ｃのいずれ
が動作を停止するかの対応関係を任意に選定する
ことができる。
ることにより、電源２，３または４のいずれが電
源障害を発生したとき、周辺装置ｂ，ｃのいずれ
が動作を停止するかの対応関係を任意に選定する
ことができる。
なお、スイツチ１１，１２の各接点は、開・閉
のプリセツトができるものであれば、機械的接点
でも電子的なゲート回路でもよい。
のプリセツトができるものであれば、機械的接点
でも電子的なゲート回路でもよい。
以上詳細に説明したように、本発明を用いれば
本体系装置の電源障害を発生した電源と、その電
源障害により動作を停止させる周辺装置との対応
関係を任意に選定することのできる電源制御装置
を提供することができるという効果があり、本発
明の電源制御装置をデータ処理システムに用いれ
ば、本体系装置のいずれの電源の電源障害に対し
ても、その電源障害により動作を停止させる必要
のある周辺装置の動作を確実に停止させ、しかも
動作を停止させる必要のない周辺装置の動作を停
止させて再起動の時間を空費するのを防止するこ
とができるという効果がある。
本体系装置の電源障害を発生した電源と、その電
源障害により動作を停止させる周辺装置との対応
関係を任意に選定することのできる電源制御装置
を提供することができるという効果があり、本発
明の電源制御装置をデータ処理システムに用いれ
ば、本体系装置のいずれの電源の電源障害に対し
ても、その電源障害により動作を停止させる必要
のある周辺装置の動作を確実に停止させ、しかも
動作を停止させる必要のない周辺装置の動作を停
止させて再起動の時間を空費するのを防止するこ
とができるという効果がある。
第１図は本発明の電源制御装置の一実施例を示
すブロツク図、第２図はデータ処理システムの一
例を示すブロツク図である。 １１，１２……スイツチ、１３〜１５……OR
回路、１６……制御回路。
すブロツク図、第２図はデータ処理システムの一
例を示すブロツク図である。 １１，１２……スイツチ、１３〜１５……OR
回路、１６……制御回路。
Claims (1)
- 【特許請求の範囲】 １ それぞれ個別に独立した電源装置を付与され
るCPU、記憶部およびチヤネル制御部等を含む
本体系装置と、前記本体系装置と電気的な接続関
係にある複数の周辺装置とにより形成される情報
処理システムにおいて、 前記個別の電源装置の障害時に、当該電源装置
よりそれぞれ独立に出力される複数の電源障害信
号を入力して、当該電源障害信号の論理和をとつ
て出力する論理和回路Ａと、 前記複数の電源障害信号を入力して、当該電源
障害信号の伝達可否の制御を行う少なくとも一つ
以上のスイツチ回路と、 前記少なくとも一つ以上のスイツチ回路より、
それぞれ個別に選択されて出力される少なくとも
一つ以上の電源障害信号を入力して、当該電源障
害信号の論理和をとつて出力する少なくとも一つ
以上の論理和回路Ｂと、 前記論理和回路ＡおよびＢより出力される電源
障害信号の論理和出力を入力し、それぞれの論理
和出力に対応する制御線に前記周辺装置の動作停
止の可否を指示する制御信号を出力する制御回路
と、 を備えることを特徴とする電源制御装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4771985A JPS61206012A (ja) | 1985-03-11 | 1985-03-11 | 電源制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4771985A JPS61206012A (ja) | 1985-03-11 | 1985-03-11 | 電源制御装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61206012A JPS61206012A (ja) | 1986-09-12 |
| JPH0570846B2 true JPH0570846B2 (ja) | 1993-10-06 |
Family
ID=12783119
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4771985A Granted JPS61206012A (ja) | 1985-03-11 | 1985-03-11 | 電源制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61206012A (ja) |
-
1985
- 1985-03-11 JP JP4771985A patent/JPS61206012A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS61206012A (ja) | 1986-09-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0570846B2 (ja) | ||
| TW201335741A (zh) | 電源裝置 | |
| US6529032B1 (en) | Methods and apparatus for full I/O functionality and blocking of backdrive current | |
| KR950014977B1 (ko) | 동작 패널 제어 장치 | |
| KR920007261B1 (ko) | 이중화된 시스템의 포트 스위칭 제어장치 | |
| JPS57141754A (en) | Operator console | |
| JPH03172911A (ja) | 入力／出力装置 | |
| JPS5750059A (en) | Status history memory system | |
| JP2503299Y2 (ja) | 電源盤起動制御回路 | |
| JPH01194713A (ja) | 半導体集積回路装置 | |
| JPH029372Y2 (ja) | ||
| JP2000090043A (ja) | コンピュータの周辺機器検出方法 | |
| JPH02122320A (ja) | 信号保持回路 | |
| JP3049722B2 (ja) | マトリクススイッチ | |
| JPH0713917A (ja) | 構成変更システム | |
| JPS57136239A (en) | Device address switching system | |
| SU1608667A1 (ru) | Трехканальное резервированное устройство | |
| JPS58184628A (ja) | バス切換装置 | |
| JPH067658Y2 (ja) | 遠隔制御装置 | |
| JPH0464116A (ja) | 入出力回路 | |
| JPH05274257A (ja) | マイクロコンピュータ | |
| KR19980014826U (ko) | 디지탈 출력보드의 구동장치 | |
| JPS6175912A (ja) | デバイス切換装置 | |
| JPS62213519A (ja) | スイッチ制御回路 | |
| JPS603559A (ja) | デイジタル出力回路 |