JPH0465356B2 - - Google Patents

Description

【発明の詳細な説明】 目 的 この発明は加工布の存在を検出する検出装置に
関するものである。

従来技術 従来、加工布の存在を検出する検出装置、例え
ば、発光素子と受光素子とからなる光電検出器
で、通過する加工布を検出する場合には、その加
工布に光を当てて、その反射光の有無に基づいて
同検出物の通過の有無を検出していた。そして、
加工布の形成若しくは材質等が変る場合、その都
度検出器の検出距離を変える必要があつた。その
場合、検出レベル（感度）も変化するため、検出
器の検出レベルを再調整する必要があつた。

又、上記光電検出器が多数備え付けられている
加工機械又は装置等においては、それらを１つ１
つレベル調整しなければならず、その調整作業に
多大な労力と時間を要する欠陥があつた。しか
も、この調整には作業者によつてバラ付きがあ
り、全て均一なレベルに統一することができなか
つた。

目 的 この発明は前記問題点を解消するためになされ
たものであつて、その目的は検出装置において、
加工布の形状若しくは材質等の変化に対応して検
出距離を変えても、検出装置のレベル（感度）を
自動的に最適なレベルに調整でき、その調整作業
の労力を解消することのできる加工布の検出装置
を提供するにある。

実施例 以下、この発明をミシンの加工布検出装置に具
体化した一実施例を図面に従つて説明する。

第１図において、検出器としての第１、第２の
布終了端検出器１，２及び第１〜第４の布側端検
出器３〜６はそれぞれ発光ダイオード１ａ〜６ａ
とホトトランジスタ１ｂ〜６ｂから構成され、そ
れぞれ第２図に示すように（第３及び第４布側端
検出器５，６は図示せず）、上板及び分離板７ａ，
７ｂ等からなる加工布案内装置７の上板７ａ及び
ミシンテーブル８の所定の位置に配設されてい
る。そして、各発光ダイオード１ａ〜６ａの光を
分離板７ｂの上面若しくは下面に照射し、その反
射光をホトトランイジスタ１ｂ〜６ｂが受光する
ようになつていて、加工布案内装置７を通つて縫
合位置に送り込まれる２枚の加工布９，１０の終
了端及び側端９ａ，１０ａをそれぞれ検出する。

各発光ダイオード１ａ〜６ａはそれぞれ抵抗１
１及びパワーアンプ１２を介してパルス発振器１
３に接続され、同発振器１３からのパルス信号
SG１に基づいて印加される一定周期のパルス電
圧により一定周期の点減動作が行われる。一方、
各ホトトランジスタ１ｂ〜６ｂは後記ドライバ２
８からの制御信号に基づいてオン、オフ制御され
る切換手段としてのアナログスイツチSW１〜
SW６、ノイズ除去用のバンドパスフイルタ１４
及びアンプ１５を介して比較手段としてのコンパ
レータ１６に接続されている。そして、前記６個
のアナログスイツチSW１〜SW６は後記するド
ライバ２８の制御信号に基づいていずれか１つの
みオンされるようになつていて、そのオンされた
アナログスイツチに対応するホトトランジスタの
オン、オフ信号（検出信号）がバンドパスフイル
タ１４及びアンプ１５を介して検出出力電圧Vo
としてコンパレータ１６に出力される。

前記コンパレータ１６は後記する基準電圧変更
手段としてのＤ−Ａコンバータから基準電圧Vs
が入力され、その基準電圧Vsと前記検出出力電
圧Voとを比較して、出力電圧Voが基準電圧Vs
より大きいとき、プラス電位（以下Ｈレベルとい
う）の出力信号SG２をアンド回路１７に出力す
る。アンド回路１７は後記するインターフエイス
２５からのＨレベルの制御信号SG３と前記出力
信号SG２に基づいて出力信号SG２ａを出力す
る。

８進カウンタ１８は減算カウンタであつて、
「８」の値にセツトされた状態から前記アンド回
路１７の出力信号SG２ａにより、その内容を減
算し、８個の出力信号SG２ａが入力されて、そ
の内容が「０」になつた時（カウントアツプした
時）０電位（以下Ｌレベルという）のボロー信号
SG４を第１のフリツプフロツプ回路（以下第１
のFF回路という）１９のセツト側入口端子に出
力して、そのFF回路１９の出力信号SG５をＬレ
ベルからＨレベルに反転させるようになつてい
る。

10進カウンタ２０は減算カウンタであつて、
「10」の値にセツトされた状態から前記パルス発
振器１３のパルス信号SG１によりその内容を減
算し、10個のパルス信号SG１が入力されて、そ
の内容が「０」になつた時（カウントアツプした
時）、ボロー信号を第２のフリツプフロツプ回路
（以下第２のFF回路という）２１のセツト側入力
端子に出力して、そのFF回路２１の出力信号SG
６をＨレベルからＬレベルに反転させるようにな
つている。

マイクロコンピユータMCは基準電圧変更制御
手段、判別手段、割出し手段、適正出力電圧演算
手段及び検出制御手段を主として構成する中央処
理装置（以下CPUという）２２、プログラム可
能な読み出し専用メモリ（以下PROMという）
２３、記憶手段としての読み出し及び書き込み可
能なメモリ（以下RAMという）２４及びインタ
ーフエイス２５，２６から構成されていて、前記
第２のFF回路２１からの出力信号SG６がCPU２
２に又、第１のFF回路１９からの出力信号SG５
がインターフエイス２６を介してCPU２２に入
力される。又、CPU２２はインターフエイス２
５を介して前記アンド回路１７にＨレベルの制御
信号SG３を出力するとともに、８進及び10進カ
ウンタ１８，２０並びに第１及び第２のFF回路
１９，２１にリセツト信号SG７を出力する。そ
して、８進及び10進カウンタ１８，２０はこのリ
セツト信号SG７がＬレベルになつた時、それぞ
れ内容を「８」、「10」にプリセツトされ、同信号
SG７がＨレベルの状態でそれぞれ前記出力信号
SG２ａ及びパルス号SG１に基づいて減算動作を
行うようになつている。又、第１及び第２のFF
回路１９，２１はリセツト信号SG７がＬレベル
になつた時、反転され、出力信号SG５はＨレベ
ルからＬレベルに、一方出力信号SG６はＬレベ
ルからＨレベルになる。

さらに、CPU２２はRAM２４に記憶されたデ
ータ及びCPU２２内のアキユームレータの内容
に基づいて、インターフエイス２５を介してＤ−
Ａコンバータ２７に前記コンパレータ１６に出力
する基準電圧Vsのレベルを段階的に変更制御す
る変更指令信号SG８を、又ドライバ２８に前記
６個のアナログスイツチSW１〜SW６の内いず
れか１つをオンさせるための駆動制御信号SG９
を出力する。

前記RAM２４内には第３図に示すように第１
〜第８レジスタが用意されていて、第１レジスタ
は検出器選択用レジスタであつて、前記アナログ
スイツチSW１〜SW６の内いずれか１つをオン
させるための選択データが、第２レジスタは検出
結果格納指示用レジスタであつて、前記選択され
た検出器が何んであるかを指示する格納指示デー
タが、又第３〜第８レジスタは各検出器１〜６に
対応して設けられた調整電圧記憶用レジスタであ
つて、それぞれ各検出器１〜６に対して最適な基
準電圧VsをＤ−Ａコンバータ２７から出力させ
るための基準電圧指令データがそれぞれ記憶され
る。

スタートスイツチ２９はミシンの操作パネル
（図示せず）上に設けられ、同スイツチ２９の操
作に基づくオン信号がインターフエイス２６を介
してCPU２２出力される。発光ダイオードから
なる指示ランプ３０は同じく操作パネル上に設け
られ、抵抗３１及びインターフエイス２５を介し
てCPU２２から出力される駆動信号に基づいて
点灯制御される。

次に上記のように構成した加工布検出装置の作
用を第４図に示すCPU２２のフローチヤートに
従つて説明する。

さて、前記第１、第２の布終了端検出器１，２
及び第１〜第４の布側端検出器３〜６の各感度調
整をすべく、スタートスイツチ２９をオンさせる
と、CPU２２はRAM２４の第１及び第２レジス
タの内容を「１」に初期設定するとともに、第３
〜第８レジスタの内容をクリアする。又CPU２
２は第１及び第２のFF回路１９，２１を初期セ
ツトするとともに８進及び10進カウンタ１８，２
０の内容をそれぞれ「８」、「10」にセツトする。
さらに、スタートスイツチ２９のオンに伴つて、
パルス発振器１３は発振動作が開始される。そし
て、各発光ダイオード１ａ〜６ａは点減動作を開
始し、各ホトトランジスタ１ｂ〜６ｂをオンオフ
動作させる。

続いて、CPU２２は前記第１レジスタの内容
「１」に基づいて、ドライバ２８にアナログスイ
ツチSW１をオンさせるための駆動制御信号SG９
を出力するとともに、同CPU２２内のアキユー
ムレータ（以下Accという）を０にセツトした
後、１を加えてその内容を「１」にする。アナロ
グスイツチSW１がオンされることにより、第１
の布終了端検出器１の検出信号がバンドパスフイ
ルタ１４を介してアンプ１５に出力される。そし
て、アンプ１５はこの検出信号を増幅し、第５図
に示す検出出力電圧Voを次段のコンパレータ１
６に出力することになる。

次に、CPU２２はAccの内容「１」を変更指令
信号SG８としてＤ−Ａコンバータ２７に出力す
る。Ｄ−Ａコンバータ２７はこの変更指令制御信
号SG８に応答して第５図に示すようにAccの内
容「１」に対応した基準電圧V_s1をコンパレータ
１６に出力する。これにより、コンパレータ１６
は前記検出出力電圧Voを基準電圧V_s1で比較判別
して、第５図に示すように出力信号SG２を次段
のアンド回路１７に出力する。

コンパレータ１６が基準電圧V_s1に基づいて比
較動作を開始すると、CPU２２はＨレベルの制
御信号SG３及びリセツト信号SG７を出力する。
10進カウンタ２０はこのリセツト信号SG７に応
答して前記パルス信号SG１に基づいて減算動作
を開始するとともに、８進カウンタ１８も前記出
力信号SG２に基づくアンド回路１７からの出力
信号SG２ａに基づいて減算動作を開始する。

８進カウンタ１８が８個の出力信号SG２ａを
入力してカウントアツプすると、同カウンタ１８
は第５図に示すようにＬレベルのボロー信号SG
４を出力して、第１のFF回路１９を反転させる。
これにより第１のFF回路１９の出力信号SG５は
Ｈレベルとなり、CPU２２に出力される。続い
て10進カウンタ２０が10個のパルス信号SG１を
入力しアウントアツプすると、同カウンタ２０は
ボロー信号を出力して第２のFF回路２１を反転
させる。この反転により第２のFF回路２１の出
力信号SG６は第５図に示すようにＬレベルとな
りCPU２２に出力される。

CPU２２はＬレベルの出力信号SG６に応答し
て、まず前記制御信号SG３をＬレベルにして、
８進カウンタ１８の減算動作をストツプさせた
後、前記第１のFF回路１９の出力信号SG５のレ
ベルチエツクを行う。この時出力信号SG５はＨ
レベルになつているので、CPU２２はＬレベル
のリセツト信号SG７を出力し、各FF回路１９，
２１をリセツトさせるとともに各カウンタ１８，
２０をプリセツトさせる。

続いて、CPU２２はAccに１加えてその内容を
「２」にした後、その内容を変更指令信号SG８と
してＤ−Ａコンバータ２７に出力する。Ｄ−Ａコ
ンバータ２７はこの変更指令制御信号SG８に応
答して、第５図に示すようにAccの内容「２」に
対応した基準電圧V_s2（＞V_s1）をコンパレータ１
６に出力する。従つて、コンパレータ１６は前記
検出出力電圧Voを前記Accの内容「１」に基づ
く基準電圧V_s1より大きな値の新たな基準電圧
V_s2で比較判別して出力信号SG２を次段のアンド
回路１７に出力する。

コンパレータ１６が基準電圧V_s2に基づいて比
較動作を開始すると、CPU２２は前記と同様に
Ｈレベルの制御信号SG３及びリセツト信号SG７
を出力して、８進カウンタ１８及び10進カウンタ
２０の減算動作を開始させる。そして、８個の出
力信号2aを入力して８進カウンタ１８がＬレベ
ルのボロー信号SG４を出力すると、第１のFF回
路１９は反転され、Ｈレベルの出力信号SG５を
CPU２２に出力する。続いて、10個のパルス信
号SG１を入力して10進カウンタ２０がボロー信
号を出力すると、第２のFF回路２１は反転され、
Ｌレベルの出力信号SG６をCPU２２に出力す
る。

CPU２２はこのＬレベルの出力信号SG６に応
答して前記と同様にまず前記制御信号SG３をＬ
レベルにして８進カウンタ１８の減算動作をスト
ツプさせた後、前記第１のFF回路１９の出力信
号SG５がＬレベルであることに基づいてＬレベ
ルのリセツト信号SG７を出力して各FF回路１
９，２１をリセツトさせるとともに各カウンタ１
８，２０をプリセツトさせる。以後同様にCPU
２２はAccの内容を順次１づつ加わえ、その内容
に対応して大きくなる新たな基準電圧Vsに変更
してコンパレータ１６で検出出力電圧Voを比較
判別させ、８進及び10進カウンタ１８，２０のカ
ウント動作を繰り返し行わせる。

そして、動作がＮ回繰り返され、Accの内容が
「Ｎ」になりＤ−Ａコンバータ２７に前記検出出
力電圧Voより大きい内容「Ｎ」に対応した基準
電圧Vsn（≫V_s2）が入力されると、コンバータ２
７から出力信号SG２が出力されなくなる。これ
により、８進カウンタ１８の減算動作は行われ
ず、第１のFF回路１９からCPU２２に入力され
る出力信号SG５はＬレベルのままである。

一方、10進カウンタ２０はパルス信号SG１に
基づいて減算動作を行い、ボロー信号を第２の
FF回路２１に出力して、同FF回路２１を反転さ
せると、CPU２２はＬレベルの出力信号SG６に
応答して、前記第１のFF回路１９の出力信号SG
５のレベルチエツクを行う。

この時出力信号SG５はＬレベルになつている
ので、CPU２２は感度調整動作を抜け出し、Ｌ
レベルのリセツト信号SG７を出力し、各FF回路
１９，２１をリセツトさせるとともに、各カウン
タ１８，２０をプリセツトさせる。続いて、
CPU２２はAccの内容「Ｎ」を２引いて「Ｎ−
２」とする。この処理動作は最適な基準電圧Vs
を設定するための処理動作であつて、内容「Ｎ−
２」に対応した基準電圧V_so-2は前記基準電圧
Vsnより低く、ノイズを捨うことなく第１布終了
端検出器１のホトトランジスタ１ａのオンオフ動
作に基づいて出力される検出出力電圧Voを確実
に検出できる電圧値となる。

CPU２２はAccの内容を「Ｎ−２」にした後、
同内容「Ｎ−２」を第２レジスタの内容「１」に
従つてRAM２４の第３レジスタに第１布終了端
検出器１の基準電圧指令データとして格納する。
続いてCPU２２は第１及び第２レジスタの内容
をインクリメントして「２」とした後、いまだす
べての検出器１〜６の感度調整が終了していない
ことをチエツクする。次にCPU２２は第１レジ
スタの内容「２」に基づいてドライバ２８にアナ
ログスイツチSW２をオンさせるための駆動制御
信号SG９を出力し、第２布終了検出器２の感度
調整動作に移る。そして、前記と同様な動作を行
い第２布終了端検出器２の基準電圧指令データを
求め第４レジスタに格納する。

以後順次第１〜第４布側端検出器３〜８の基準
電圧指令データも同様な方法でRAM２４の第５
〜第８レジスタに格納される。そして全ての検出
器１〜６の感度調整が終了すると、次にCPU２
２は加工布９，１０の検出動作に移る。

次に、検出動作について簡単に説明する。

CPU２２は第１及び第２レジスタの内容を
「１」セツトするとともに、Ｌレベルのリセツト
信号SG７を出力して各カウンタ１８，２０をプ
リセツトさせるとともに各FF回路１９，２１を
リセツトさせる。続いてCPU２２は第１レジス
タの内容「１」に基づいてアナログスイツチSW
１をオンさせるべく駆動制御信号SG９をドライ
バ回路２８に出力する。続いてCPU２２は第２
レジスタの内容「１」に基づいて第３レジスタに
格納した第１布終了端検出器１の基準電圧指令デ
ータを読み出し変更指令信号SG８としてＤ−Ａ
コンバータ２７に出力する。Ｄ−Ａコンバータ２
７はこの指令信号SG８に基づいて前記基準電圧
V_so-2をコンパレータ１６に出力する。次にCPU
２２はＨレベルの制御信号SG３及びリセツト信
号SG７を出力して各カウンタ１８，２０の減算
動作を開始させ、第１布終了端検出器１の検出動
作を実行する。

この時、第１布終了端検出器１に加工布９が第
３図に示すように介在している場合には、検出出
力電圧Voは０（＜V_so-2）となり８進カウンタ１
８は減算動作せずＬレベルのボロー信号SG４を
出力しない。反対に加工布９がない時には検出出
力電圧Voは前記感度調整時の出力電圧と同じと
なるため８進カウンタ１８は８個の出力信号SG
２ａを入力した後カウントアツプしてＬレベルの
ボロー信号SG４を出力する。従つて加工布９が
存在している時にはＬレベルの又存在していない
時にはＨレベルの出力信号SG５がCPU２２に出
力される。

そして、前記10進カウンタ２０がカウントアツ
プしてCPU２２にＬレベルの出力信号SG６が出
力されると、CPU２２は前記第１のFF回路１９
の出力信号SG５のレベルチエツクを行う。そし
て出力信号５がＬレベルの時加工布９が存在して
いることを、又Ｈレベルの時、加工布９が存在し
ていないことを判別する。

第１布終了端検出器１の加工布検出動作が終了
すると、第１レジスタの内容をインクリメントし
て、次の第２布終了端検出器２の加工布検出動作
を前記と同様な方法で第４レジスタの基準電圧指
令データに基づいて行う。そして、次に第１〜第
４布側端検出器３〜６の加工布検出動作を前記と
同様に順次行つた後、再び第１布終了端検出器１
の検出動作に戻り、以後第１の布終了端検出器１
から第４布側端検出器６までの検出動作を何度も
繰り返して加工布９，１０の検出を行う。

このように本実施例では、加工布９，１０を検
出する前、予め各検出器１〜６の感度調整を自動
的に行い、その各検出器１〜６の最適な感度を割
り出し、そのデータをRAM２４に記憶させ、研
修時にそのデータに基づいて各検出器１〜６を最
適な感度状態で加工布９，１０を検出動作させる
ようにしたので、感度調整作業の労力が解消で
き、しかも各検出器１〜６の精度を上げることが
できる。

なお、この発明は前記実施例に限定されるもの
ではなく、ホール素子と磁石とからなる検出器に
応用したりする等、この発明の要旨を逸脱しない
範囲で適宜に変更してもよい。

効 果 以上詳述したようにこの発明は、検出装置の加
工布の検出動作に先立つて基準電圧変更制御手段
が変更指令を基準電圧変更手段に与えてその出力
電圧を予め定められた順序で段階的に増加若しく
は減少させ、判別手段が前記基準電圧変更制御手
段からの前記変更指令に基づき順次増加若しくは
減少される前記基準電圧変更手段の出力電圧と、
前記加工布が前記検出器を完全に遮る状態若しく
は加工布が存在しない状態における前記検出器か
らの出力電圧との大小関係の反転を前記比較手段
の比較結果に基づき判別し、前記反転が判別され
たとき割出し手段がその時の前記基準電圧変更手
段の出力電圧を割出し、適正出力電圧演算手段が
割出し手段により割出された基準電圧変更手段の
出力電圧に対し、前記大小関係が反転する前の前
記基準電圧変更手段の別の出力電圧であつて所定
のマージン分異なる出力電圧を示す前記指令デー
タを演算し、記憶手段に適正出力電圧演算手段に
より演算された前記基準電圧変更手段の出力電圧
を示す前記指令データを記憶させ、加工布の検出
動作時には検出制御手段が前記記憶手段から前記
指令データを読み出して前記基準電圧変更手段に
与え、そのデータに基づく基準電圧変更手段の出
力電圧と、前記検出器からの出力電圧とを前記比
較手段に比較させ、その比較結果に基づき加工布
の有無検出をするように構成されている。

従つて、従来のように加工布の形状（厚さ）や
材質が変わつた時に作業者が検出器の検出レベル
を再調節する必要がなく、作業者の負担を軽減し
得、検出器の経年変化にも対応可能であるという
効果を有する。また、適正出力電圧演算手段によ
りマージンが設定されるのでノイズ等により誤動
作しない最適な検出レベルを自動的に設定するこ
とができるという大変実用的な効果も有する。

【図面の簡単な説明】

第１図はこの発明を具体化した加工布検出装置
の電気ブロツク回路図、第２図は検出器の取付け
状態を示す要部側断面図、第３図は読み出し及び
書き込み可能なメモリの記憶内容を示す図、第４
図は中央処理装置のフローチヤート図、第５図は
タイミグチヤート図である。 第１及び第２布終了端検出器……１，２、第１
〜第４布側端検出器……３〜６、加工布案内装置
……７、加工布……９，１０、パルス発振器……
１３、コンパレータ……１６、アンド回路……１
７、８進カウンタ……１８、10進カウンタ……２
０、第１及び第２フリツプフロツプ回路……１
９，２１、中央処理装置……２２、読み出し及び
書き込み可能なメモリ……２４、Ｄ−Ａコンバー
タ……２７、マイクロコンピユータ……MC、ア
ナログスイツチ……SW１〜SW６。

Claims (1)

1. 【特許請求の範囲】 １ 加工布の存在を検出し、検出出力電圧を発生
   する検出器と、 予め定められた出力電圧を発生する基準電圧源
   と、 その基準電圧源からの出力電圧と前記検出器か
   らの出力電圧との大小を比較する比較手段と を備えた加工布の検出装置において、 前記基準電圧源の出力電圧を変更可能な基準電
   圧変更手段と、 検出装置の加工布の検出動作に先立つて有効化
   され、前記基準電圧変更手段の出力電圧を予め定
   められた順序で段階的に増加若しくは減少させる
   ための変更指令を前記基準電圧変更手段に与える
   基準電圧変更制御手段と、 その基準電圧変更制御手段からの前記変更指令
   に基づき順次増加若しくは減少される前記基準電
   圧変更手段の出力電圧と、前記加工布が前記検出
   器を完全に遮る状態若しくは加工布が存在しない
   状態における前記検出器からの出力電圧との大小
   関係の反転を前記比較手段の比較結果に基づき判
   別する判別手段と、 その判別手段の判別結果に基づき前記大小関係
   が反転したときの前記基準電圧変更手段の出力電
   圧を割出す割出し手段と、 その割出し手段により割出された基準電圧変更
   手段の出力電圧に対し、前記大小関係が反転する
   前の前記基準電圧変更手段の別の出力電圧であつ
   て所定のマージン分異なる出力電圧を示す指令デ
   ータを演算する適正出力電圧演算手段と、 その適正出力電圧演算手段により演算された前
   記基準電圧変更手段の出力電圧を示す前記指令デ
   ータを記憶する記憶手段と、 その記憶手段から前記指令データを読み出して
   前記基準電圧変更手段に与え、そのデータに基づ
   く基準電圧変更手段の出力電圧と、前記検出器か
   らの出力電圧とを前記比較手段に比較させ、その
   比較結果に基づき加工布の有無検出をする検出制
   御手段と を設けたことを特徴とする加工布の検出装置。