JPH0465586B2 - - Google Patents
Info
- Publication number
- JPH0465586B2 JPH0465586B2 JP57072059A JP7205982A JPH0465586B2 JP H0465586 B2 JPH0465586 B2 JP H0465586B2 JP 57072059 A JP57072059 A JP 57072059A JP 7205982 A JP7205982 A JP 7205982A JP H0465586 B2 JPH0465586 B2 JP H0465586B2
- Authority
- JP
- Japan
- Prior art keywords
- mis structure
- transfer
- mis
- horizontal
- state imaging
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
- H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
- H10F39/10—Integrated devices
- H10F39/12—Image sensors
- H10F39/15—Charge-coupled device [CCD] image sensors
- H10F39/153—Two-dimensional or three-dimensional array CCD image sensors
Landscapes
- Solid State Image Pick-Up Elements (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
Description
【発明の詳細な説明】
本発明は固体撮像装置に関する。
フオトダイオード、或いはMIS（Metal−
Insulator−Semiconductor）構造の感光素子群
に蓄積された信号電荷を、垂直および水平走査に
よつて順次読出し、映像信号を発生する固体撮像
装置が知られている。固体撮像装置の一つの実用
的な方式として、1974 IEEE Intercon
Technical Papers，Session2−２に示されてい
るようなインターライントランスフアー（Inter
−line Transfer）方式がある。この方式の固体
撮像装置によれば、フオトダイオード、或いは
MIS構造の感光素子に１フレーム期間蓄積された
一画面分の信号電荷が、フレーム周期で垂直ブラ
ンキング期間にCCDからなる垂直転送段に読出
され、水平ブランキング期間に１ラインずつ垂直
転送されてCCDからなる水平転送段に読込まれ、
水平走査期間に水平転送段から読出されることに
よつて映像信号が得られる。本方式により、高密
度集積化とともに高感度化を図るための方法とし
て、例えば1980 IEEE ISSCC Digest Vol.XX−
３，session ２ pp34−35，“Ａ Solid State
Color Image Sensor Using ZnSe−Zn（１−ｘ）
Cdx Te Heterojunction Thin−Film
Photoconductor”に示されているように、感光
領域を転送領域に対し積層し、感光素子面積を大
きくする方法が提案されている。しかしながら、
このように感光素子の面積を大きくすることによ
つて増えた蓄積電荷量を有効に読出す転送段の技
術が確立されていない。
Insulator−Semiconductor）構造の感光素子群
に蓄積された信号電荷を、垂直および水平走査に
よつて順次読出し、映像信号を発生する固体撮像
装置が知られている。固体撮像装置の一つの実用
的な方式として、1974 IEEE Intercon
Technical Papers，Session2−２に示されてい
るようなインターライントランスフアー（Inter
−line Transfer）方式がある。この方式の固体
撮像装置によれば、フオトダイオード、或いは
MIS構造の感光素子に１フレーム期間蓄積された
一画面分の信号電荷が、フレーム周期で垂直ブラ
ンキング期間にCCDからなる垂直転送段に読出
され、水平ブランキング期間に１ラインずつ垂直
転送されてCCDからなる水平転送段に読込まれ、
水平走査期間に水平転送段から読出されることに
よつて映像信号が得られる。本方式により、高密
度集積化とともに高感度化を図るための方法とし
て、例えば1980 IEEE ISSCC Digest Vol.XX−
３，session ２ pp34−35，“Ａ Solid State
Color Image Sensor Using ZnSe−Zn（１−ｘ）
Cdx Te Heterojunction Thin−Film
Photoconductor”に示されているように、感光
領域を転送領域に対し積層し、感光素子面積を大
きくする方法が提案されている。しかしながら、
このように感光素子の面積を大きくすることによ
つて増えた蓄積電荷量を有効に読出す転送段の技
術が確立されていない。
一般に高感度化を図るために感光素子面積を大
きくすることと、それを水平転送段に転送する垂
直転送段の転送容量を大きくすることとの関係は
相反しており、固体撮像素子の高集積度化および
高感度化のためには、感光素子の信号電荷蓄積容
量とともに、転送容量を大きくすることが課題で
ある。
きくすることと、それを水平転送段に転送する垂
直転送段の転送容量を大きくすることとの関係は
相反しており、固体撮像素子の高集積度化および
高感度化のためには、感光素子の信号電荷蓄積容
量とともに、転送容量を大きくすることが課題で
ある。
本発明は、このような課題を解決することを目
的とするものである。
的とするものである。
本発明による固体撮像装置は、２次元的に配列
された感光素子群の１水平読出し分の感光素子列
からフレーム周期もしくはフイールド周期で順次
読出される信号電荷を、１水平期間内に同時に一
時蓄積部に転送する複数のMIS構造列、信号電荷
を読出したMIS構造およびそれ以降の信号電荷の
転送方向に沿つた連続する複数のMIS構造の転送
電極に所定の電圧を印加することによつて複数の
MIS構造を通して半導体基板中に一時蓄積部に到
るチヤネルを形成するとともに、転送電極の電圧
を転送方向に沿つて一定の電圧に順次変化させる
走査手段、一時蓄積部から信号電荷を水平転送段
へ１水平読出し分だけ同時に読込むゲート列およ
び前記水平転送段より成る。
された感光素子群の１水平読出し分の感光素子列
からフレーム周期もしくはフイールド周期で順次
読出される信号電荷を、１水平期間内に同時に一
時蓄積部に転送する複数のMIS構造列、信号電荷
を読出したMIS構造およびそれ以降の信号電荷の
転送方向に沿つた連続する複数のMIS構造の転送
電極に所定の電圧を印加することによつて複数の
MIS構造を通して半導体基板中に一時蓄積部に到
るチヤネルを形成するとともに、転送電極の電圧
を転送方向に沿つて一定の電圧に順次変化させる
走査手段、一時蓄積部から信号電荷を水平転送段
へ１水平読出し分だけ同時に読込むゲート列およ
び前記水平転送段より成る。
本装置においては、インターライン・トランス
フアー方式の固体撮像装置と異なり、信号電荷は
垂直方向転送用の複数のMIS構造列へと各水平走
査毎に１水平読出し分だけ読出され、MIS構造列
を通して１水平期間内に一時蓄積部に高速転送さ
れる。信号電荷の垂直方向転送のための走査パル
スは、連続する複数のMIS構造を通してチヤネル
を形成しているため、大容量の信号電荷転送が可
能となる。また電荷転送のモードが、前記チヤネ
ル内での拡散と、走査時における転送電極の電圧
変化点に発生する電界ドリフトおよび走査に伴な
う電圧変化点の移動によるため、十分な転送効率
を得ることができる。
フアー方式の固体撮像装置と異なり、信号電荷は
垂直方向転送用の複数のMIS構造列へと各水平走
査毎に１水平読出し分だけ読出され、MIS構造列
を通して１水平期間内に一時蓄積部に高速転送さ
れる。信号電荷の垂直方向転送のための走査パル
スは、連続する複数のMIS構造を通してチヤネル
を形成しているため、大容量の信号電荷転送が可
能となる。また電荷転送のモードが、前記チヤネ
ル内での拡散と、走査時における転送電極の電圧
変化点に発生する電界ドリフトおよび走査に伴な
う電圧変化点の移動によるため、十分な転送効率
を得ることができる。
更に、MIS構造列は、BBDやCCD等の従来の
電荷転送素子のように電圧変化が繰り返す転送ク
ロツクを全ての転送電極に印加するのではなく、
複数の転送電極に同時に一定の電圧を印加してお
き、転送時に例えば１ライン分だけの転送電極に
電圧変化を与える駆動を可能にしたもので、駆動
に必要な電力を小さくすることができる。以下、
実施例を用いて本発明を説明する。
電荷転送素子のように電圧変化が繰り返す転送ク
ロツクを全ての転送電極に印加するのではなく、
複数の転送電極に同時に一定の電圧を印加してお
き、転送時に例えば１ライン分だけの転送電極に
電圧変化を与える駆動を可能にしたもので、駆動
に必要な電力を小さくすることができる。以下、
実施例を用いて本発明を説明する。
第１図に本発明の一実施例の構成を示す。図中
１は被写体からの光情報を信号電荷として蓄積す
る、垂直方向にｎ（ｎは偶数）個、水平方向にｍ
（ｎ／２＜ｍ）個配列されたフオトダイオード、
２はMIS構造を示し、各MIS構造は、第２図に示
すように、フオトダイオード１と同一の半導体基
板１０１、基板上に形成された絶縁層１０２およ
びそれぞれ独立した転送電極１０３とから成る。
各転送電極下の半導体基板（ここではＰ型半導体
とする）内には、MIS構造列の信号電荷転送方向
（矢印Ａ）に電位勾配を与えるよう、転送方向側
に半導体基板と反対導電型の不純物拡散領域２ａ
が形成されている。また、転送電極１０３の下の
絶縁層の厚さも、同様な理由で異なるよう構成さ
れている。
１は被写体からの光情報を信号電荷として蓄積す
る、垂直方向にｎ（ｎは偶数）個、水平方向にｍ
（ｎ／２＜ｍ）個配列されたフオトダイオード、
２はMIS構造を示し、各MIS構造は、第２図に示
すように、フオトダイオード１と同一の半導体基
板１０１、基板上に形成された絶縁層１０２およ
びそれぞれ独立した転送電極１０３とから成る。
各転送電極下の半導体基板（ここではＰ型半導体
とする）内には、MIS構造列の信号電荷転送方向
（矢印Ａ）に電位勾配を与えるよう、転送方向側
に半導体基板と反対導電型の不純物拡散領域２ａ
が形成されている。また、転送電極１０３の下の
絶縁層の厚さも、同様な理由で異なるよう構成さ
れている。
３はフオトダイオード１に蓄積された信号電荷
を、ライン選択回路４によつて選択された１ライ
ン分同時に対応するMIS構造に読出すラインゲー
トで、２：１インターレースを行なうため、第１
フイールドではライン選択パルススφG1，φG3，
φG5，……φG（ｎ−１）により奇数番目のラインゲ
ート３が開き、第２フイールドではライン選択パ
ルスφG2，φG4，φG6，……，φGｎにより偶数番目
のラインゲートが開き、それぞれ同一のMIS構造
２へ読出される。５はパルス発生回路６からの水
平転送クロツクφH1，φH2によつて駆動され、水平
転送レートで順次シフトする走査パルスφ1，φ2，
……φN（Ｎ＝ｎ／２）を発生する走査パルス発生回 路、７はキヤパシタ７ａ列から成る一時蓄積領
域、８はMOSスイツチ８ａ列から成るゲート回
部、９は転送電極９ａ，９ｂを有する２相駆動
CCDよりなる水平転送段である。水平転送段へ
信号電荷を転送するパラレル−シリアル変換部の
構成は第２図に示すとおりで、キヤパシタ７ａは
最終段のMIS構造２の拡散領域２ａと半導体基板
間のＰ−ｎ接合の障壁容量によつて形成され、
MOSスイツチ８ａは、ゲート電極１０４とCCD
の転送電極９ａ下の拡散領域１０５およびMIS構
造２の拡散領域２ａによつて構成されている。
を、ライン選択回路４によつて選択された１ライ
ン分同時に対応するMIS構造に読出すラインゲー
トで、２：１インターレースを行なうため、第１
フイールドではライン選択パルススφG1，φG3，
φG5，……φG（ｎ−１）により奇数番目のラインゲ
ート３が開き、第２フイールドではライン選択パ
ルスφG2，φG4，φG6，……，φGｎにより偶数番目
のラインゲートが開き、それぞれ同一のMIS構造
２へ読出される。５はパルス発生回路６からの水
平転送クロツクφH1，φH2によつて駆動され、水平
転送レートで順次シフトする走査パルスφ1，φ2，
……φN（Ｎ＝ｎ／２）を発生する走査パルス発生回 路、７はキヤパシタ７ａ列から成る一時蓄積領
域、８はMOSスイツチ８ａ列から成るゲート回
部、９は転送電極９ａ，９ｂを有する２相駆動
CCDよりなる水平転送段である。水平転送段へ
信号電荷を転送するパラレル−シリアル変換部の
構成は第２図に示すとおりで、キヤパシタ７ａは
最終段のMIS構造２の拡散領域２ａと半導体基板
間のＰ−ｎ接合の障壁容量によつて形成され、
MOSスイツチ８ａは、ゲート電極１０４とCCD
の転送電極９ａ下の拡散領域１０５およびMIS構
造２の拡散領域２ａによつて構成されている。
走査パルス発生回路５は、第３図に示すように
パルス発生回路６からの水平転送クロツクφH1，
φH2（第４図φH1，φH2）を駆動パルスとするシフト
レジスタ３０より構成されている。シフトレジス
タ３０は、各ライン読出し毎に、HD（水平同期パ
ルス、第４図HD）によつて各段の出力φ1，φ2，
……，φNが全てハイレベルになるようにイニシ
ヤライズされる構成となつており、スタートパル
ス入力端子は接地されている。尚第４図における
VDは垂直同期パルスの極性反転されたパルス波
形を示している。
パルス発生回路６からの水平転送クロツクφH1，
φH2（第４図φH1，φH2）を駆動パルスとするシフト
レジスタ３０より構成されている。シフトレジス
タ３０は、各ライン読出し毎に、HD（水平同期パ
ルス、第４図HD）によつて各段の出力φ1，φ2，
……，φNが全てハイレベルになるようにイニシ
ヤライズされる構成となつており、スタートパル
ス入力端子は接地されている。尚第４図における
VDは垂直同期パルスの極性反転されたパルス波
形を示している。
本実施例の全体動作説明の前に、MIS構造列に
おける電荷転送について説明する。第５図Ａは第
２図と一部重複するが、MIS構造列の一部の構造
を示している。第５図ＢおよびＣは、転送電極に
印加されるハイ(H)レベルもしくはロー(L)レベルの
電圧によつて形成されるポテンシヤルウエルと、
信号電荷の移動を模式的に示した図である。走査
パルスが（ｉ−１）番目（ここでｉＮ−３）の
MIS構造２の転送電極までがＬレベルとなり、ｉ
番目以降がＨレベルであるときには、第５図Ｂに
示すように、信号電荷は主としてφiの印加されて
いるMIS構造内にあり、一部がφi+1，φi+2，……
の印加されているMIS構造内へと拡散している。
次にφiがＨレベルからＬレベルに変化すると、同
図Ｃに示すようにφiの印加されているMIS構造か
らポテンシヤルウエルの深さが減じていき、この
ときの電界ドリフトにより信号電荷は隣接する
MIS構造へ移動する。また過剰電荷は、さらに隣
りのMIS構造内へと拡散していく。ここで、転送
方向に沿つた絶縁層の２層構造と、半導体基板１
０１と反対導電型の不純物拡散領域２ａとは、ポ
テンシヤル勾配を有効に形成するために設けられ
ている。
おける電荷転送について説明する。第５図Ａは第
２図と一部重複するが、MIS構造列の一部の構造
を示している。第５図ＢおよびＣは、転送電極に
印加されるハイ(H)レベルもしくはロー(L)レベルの
電圧によつて形成されるポテンシヤルウエルと、
信号電荷の移動を模式的に示した図である。走査
パルスが（ｉ−１）番目（ここでｉＮ−３）の
MIS構造２の転送電極までがＬレベルとなり、ｉ
番目以降がＨレベルであるときには、第５図Ｂに
示すように、信号電荷は主としてφiの印加されて
いるMIS構造内にあり、一部がφi+1，φi+2，……
の印加されているMIS構造内へと拡散している。
次にφiがＨレベルからＬレベルに変化すると、同
図Ｃに示すようにφiの印加されているMIS構造か
らポテンシヤルウエルの深さが減じていき、この
ときの電界ドリフトにより信号電荷は隣接する
MIS構造へ移動する。また過剰電荷は、さらに隣
りのMIS構造内へと拡散していく。ここで、転送
方向に沿つた絶縁層の２層構造と、半導体基板１
０１と反対導電型の不純物拡散領域２ａとは、ポ
テンシヤル勾配を有効に形成するために設けられ
ている。
今、第１フイールドの信号読出しにおいて、第
１ライン目の選択に対応するHDによつて、シフ
トレジスタ３０の各出力段がすべてＨレベルにイ
ニシヤライズされることにより、走査パルス発生
回路５における走査パルスφ1，φ2，……φNは全
てＨレベルの状態になり、垂直方向(A)転送のため
のMIS構造２内にポテンシヤルウエルが形成さ
れ、それぞれのMIS構造列に沿つて、一時蓄積領
域７に延びるチヤネルが形成される。この状態
で、水平ブランキング期間内（ここではHDパル
ス期間の後半）に発生する第１ライン選択パルス
φG1（第４図φG1）によつて、１ライン目の信号電
荷が、フオトダイオード１から対応するMIS構造
２に読込まれ、チヤネルに沿つて拡散していく。
次に、シフトレジスタ３０へ水平転送クロツク
φH1，φH2が印加されると、スタートパルス入力端
子が接地されているため、第４図に示すように各
段の出力φ1，φ2，φ3，……，φNが順次Ｌレベル
（零）に変化していき、このときの電界ドリフト
によつて信号電荷はチヤネル内を一時蓄積領域７
のキヤパシタ７ａへと転送される。Ｎサイクル目
の水平転送クロツクφH1，φH2によつてシフトレジ
スタ３０のＮ段目の出力φNがＬレベルとなり、
この時に信号電荷の一時蓄積領域７への転送が終
了する。以降の（Ｎ＋１）サイクル目からｍサイ
クル目までの水平転送クロツクφH1，φH2によつて
は、シフトレジスタ３０の各出力段の状態は変わ
らず、Ｌレベルのままである。
１ライン目の選択に対応するHDによつて、シフ
トレジスタ３０の各出力段がすべてＨレベルにイ
ニシヤライズされることにより、走査パルス発生
回路５における走査パルスφ1，φ2，……φNは全
てＨレベルの状態になり、垂直方向(A)転送のため
のMIS構造２内にポテンシヤルウエルが形成さ
れ、それぞれのMIS構造列に沿つて、一時蓄積領
域７に延びるチヤネルが形成される。この状態
で、水平ブランキング期間内（ここではHDパル
ス期間の後半）に発生する第１ライン選択パルス
φG1（第４図φG1）によつて、１ライン目の信号電
荷が、フオトダイオード１から対応するMIS構造
２に読込まれ、チヤネルに沿つて拡散していく。
次に、シフトレジスタ３０へ水平転送クロツク
φH1，φH2が印加されると、スタートパルス入力端
子が接地されているため、第４図に示すように各
段の出力φ1，φ2，φ3，……，φNが順次Ｌレベル
（零）に変化していき、このときの電界ドリフト
によつて信号電荷はチヤネル内を一時蓄積領域７
のキヤパシタ７ａへと転送される。Ｎサイクル目
の水平転送クロツクφH1，φH2によつてシフトレジ
スタ３０のＮ段目の出力φNがＬレベルとなり、
この時に信号電荷の一時蓄積領域７への転送が終
了する。以降の（Ｎ＋１）サイクル目からｍサイ
クル目までの水平転送クロツクφH1，φH2によつて
は、シフトレジスタ３０の各出力段の状態は変わ
らず、Ｌレベルのままである。
この状態で、MOSスイツチ８ａのゲート電極
１０４に、次の水平ブランキング期間内（ここで
はHD期間の前半）に発生するゲートパルスφGH
（第４図φGH）が印加されると、信号電荷は、１ラ
イン分同時に、水平転送段９のCCDのφH2の印加
される転送電極下の拡散領域１０５へ読込まれ、
水平走査期間に印加されるクロツクφH1，φH2によ
つて順次転送され、出力端子１０を通して読出さ
れ、１ラインの映像信号が得られる。一方、１ラ
イン目の信号電荷が水平転送段９を通して転送さ
れる水平期間においても、HDの立上りにおいて
シフトレジスタ３０がイニシヤライズされ、第１
ライン読出し時と同様にMIS構造列に沿つてチヤ
ネルが形成され、ゲートパルスφGHの後で第２ラ
イン選択パルスによつて２ライン目のラインゲー
ト２が開かれることによつて、２ライン目のフオ
トダイオード２から信号電荷がチヤネル内に読込
まれる。そして、１ライン目の信号電荷が水平転
送段を通して読出されている水平走査期間に、２
ライン目の信号電荷が同一の転送クロツクで駆動
されるシフトレジスタ３０からの走査パルスφ1，
φ2，……，φNによつてMIS構造列内を一時蓄積
領域７へと転送される。
１０４に、次の水平ブランキング期間内（ここで
はHD期間の前半）に発生するゲートパルスφGH
（第４図φGH）が印加されると、信号電荷は、１ラ
イン分同時に、水平転送段９のCCDのφH2の印加
される転送電極下の拡散領域１０５へ読込まれ、
水平走査期間に印加されるクロツクφH1，φH2によ
つて順次転送され、出力端子１０を通して読出さ
れ、１ラインの映像信号が得られる。一方、１ラ
イン目の信号電荷が水平転送段９を通して転送さ
れる水平期間においても、HDの立上りにおいて
シフトレジスタ３０がイニシヤライズされ、第１
ライン読出し時と同様にMIS構造列に沿つてチヤ
ネルが形成され、ゲートパルスφGHの後で第２ラ
イン選択パルスによつて２ライン目のラインゲー
ト２が開かれることによつて、２ライン目のフオ
トダイオード２から信号電荷がチヤネル内に読込
まれる。そして、１ライン目の信号電荷が水平転
送段を通して読出されている水平走査期間に、２
ライン目の信号電荷が同一の転送クロツクで駆動
されるシフトレジスタ３０からの走査パルスφ1，
φ2，……，φNによつてMIS構造列内を一時蓄積
領域７へと転送される。
以下同様に、一つおきのフオトダイオード列か
ら順次信号が対応するMIS構造２に読出され、
各々のMIS構造列を通して１水平走査期間内に一
時蓄積領域７へ高速転送され、次の１水平走査期
間に水平転送段９を通して読出され、第１フイー
ルド分の映像信号が得られる。第２フイールドで
は、ライン選択回路４からのライン選択パルス
φG2，φG4，φG6，……，φGoによつて偶数番目のラ
インゲート３が開き、２：１インターレース読出
しが行なわれる。前記動作をするライン選択回路
４の構成は特に説明を要しないが、例えばHDに
同期して出力が順次シフトしていくＮ（ｎ／２）段の シフトレジスタVDによつて制御され、このシフ
トレジスタの各段の出力を、各フイールド毎に１
対のラインゲートの異なる一方に加えるための切
換回路から構成することができる。
ら順次信号が対応するMIS構造２に読出され、
各々のMIS構造列を通して１水平走査期間内に一
時蓄積領域７へ高速転送され、次の１水平走査期
間に水平転送段９を通して読出され、第１フイー
ルド分の映像信号が得られる。第２フイールドで
は、ライン選択回路４からのライン選択パルス
φG2，φG4，φG6，……，φGoによつて偶数番目のラ
インゲート３が開き、２：１インターレース読出
しが行なわれる。前記動作をするライン選択回路
４の構成は特に説明を要しないが、例えばHDに
同期して出力が順次シフトしていくＮ（ｎ／２）段の シフトレジスタVDによつて制御され、このシフ
トレジスタの各段の出力を、各フイールド毎に１
対のラインゲートの異なる一方に加えるための切
換回路から構成することができる。
本構成によれば、フオトダイオード１からの信
号電荷は、MIS構造列に沿つて一時蓄積領域７に
延びたチヤネルに読出されるため、インターライ
ン・トランスフアー方式の固体撮像装置にように
垂直転送容量が垂直転送用CCDの各ビツトセル
の大きさによらず、大きくとれる利点がある。そ
れ故、MIS構造の巾を狭くすることが可能とな
り、より高集積化、或いは感光素子面積を大きく
とることによる高感度化が可能となる。また、
MIS構造の転送電極へは、各水平期間の初めに全
ての電極にハイレベルが印加され、以降はローレ
ベルに変化するだけであるため、垂直転送クロツ
クが全ての転送電極に印加され容量負荷が駆動さ
れるインターライン・トランスフアー方式の固体
撮像装置に比べ、電力消費が少なくなる。
号電荷は、MIS構造列に沿つて一時蓄積領域７に
延びたチヤネルに読出されるため、インターライ
ン・トランスフアー方式の固体撮像装置にように
垂直転送容量が垂直転送用CCDの各ビツトセル
の大きさによらず、大きくとれる利点がある。そ
れ故、MIS構造の巾を狭くすることが可能とな
り、より高集積化、或いは感光素子面積を大きく
とることによる高感度化が可能となる。また、
MIS構造の転送電極へは、各水平期間の初めに全
ての電極にハイレベルが印加され、以降はローレ
ベルに変化するだけであるため、垂直転送クロツ
クが全ての転送電極に印加され容量負荷が駆動さ
れるインターライン・トランスフアー方式の固体
撮像装置に比べ、電力消費が少なくなる。
各水平期間の初めの印加電圧波形は、大きな容
量負荷のために立上りにおいて純りが生じるが、
ライン選択パルスの印加時にMIS構造列にチヤネ
ルが形成されていればよいから、問題はない。
量負荷のために立上りにおいて純りが生じるが、
ライン選択パルスの印加時にMIS構造列にチヤネ
ルが形成されていればよいから、問題はない。
以上は、MIS構造列を通しての信号電荷転送
が、拡散と単一の電界ドリフトを利用して為され
る例を示したが、２つ以上の電界ドリフトを利用
することも可能である。このような実施例の走査
パルス発生回路５の一例を第６図に示す。
が、拡散と単一の電界ドリフトを利用して為され
る例を示したが、２つ以上の電界ドリフトを利用
することも可能である。このような実施例の走査
パルス発生回路５の一例を第６図に示す。
本実施例では、モノステーブル・マルチバイブ
レータ（MM）４１，カウンタ４２およびAND
回路４３が第３図走査パルス発生回路のスタート
パルス発生部に置換されている。本実施例におい
て、MM４１はHDによつてトリガされ、水平転
送クロツクφH1，φH2の７個程度のパルスが発生す
るまでの時間巾を有するパルスを発生する（第７
図）。カウンタ４２は３個カウンタで、HDによつ
てリセツトされ、φH1をカウントするものであり、
AND回路４３からは第７図φSTに示すようなスタ
ートパルスが得られる。この結果として、シフト
レジスタ３０の各段から得られる走査パルスは第
７図φ1′，φ2′，……のようになる。
レータ（MM）４１，カウンタ４２およびAND
回路４３が第３図走査パルス発生回路のスタート
パルス発生部に置換されている。本実施例におい
て、MM４１はHDによつてトリガされ、水平転
送クロツクφH1，φH2の７個程度のパルスが発生す
るまでの時間巾を有するパルスを発生する（第７
図）。カウンタ４２は３個カウンタで、HDによつ
てリセツトされ、φH1をカウントするものであり、
AND回路４３からは第７図φSTに示すようなスタ
ートパルスが得られる。この結果として、シフト
レジスタ３０の各段から得られる走査パルスは第
７図φ1′，φ2′，……のようになる。
この場合には、各MIS構造は最初のポテンシヤ
ルウエルの消滅時に続き、次の正パルスによつて
形成されたポテンシヤルウエルの消滅時の第２の
電界ドリフトが発生することになり、最初の電界
ドリフトによつて転送されずに残つていた残存電
荷を転送することができる。
ルウエルの消滅時に続き、次の正パルスによつて
形成されたポテンシヤルウエルの消滅時の第２の
電界ドリフトが発生することになり、最初の電界
ドリフトによつて転送されずに残つていた残存電
荷を転送することができる。
以上の実施例では、走査パルス発生回路５の駆
動パルスとして、水平転送段９の転送クロツクパ
ルスφH1，φH2を用いている。本発明においては必
ずしも水平転送クロツクパルスを用いる必要はな
いが、本実施例ではクロツク源を共通とすること
ができる、ノイズ対策が困難にならない等の利点
がる。水平方向の絵素数ｍが垂直方向絵素数ｎよ
り等しいか或いはそれより大きいときには、走査
パルス発生回路５の駆動パルスとして水平転送ク
ロツクφH1，φH2を1/2の周波数に分周して用いる
こともできる。
動パルスとして、水平転送段９の転送クロツクパ
ルスφH1，φH2を用いている。本発明においては必
ずしも水平転送クロツクパルスを用いる必要はな
いが、本実施例ではクロツク源を共通とすること
ができる、ノイズ対策が困難にならない等の利点
がる。水平方向の絵素数ｍが垂直方向絵素数ｎよ
り等しいか或いはそれより大きいときには、走査
パルス発生回路５の駆動パルスとして水平転送ク
ロツクφH1，φH2を1/2の周波数に分周して用いる
こともできる。
垂直方向転送用のMIS構造２は、第８図Ａに示
すように、第５図の構造に付加して、信号電荷の
転送方向と反対側の半導体基板１０１中に基板と
同一導電導型の不純物領域２ｂを形成し、同図Ｂ
に示すように、信号電荷の転送方向に沿つたポテ
ンシヤル勾配の段差を多くすることにより、電界
ドリフト効果を高めることができる。
すように、第５図の構造に付加して、信号電荷の
転送方向と反対側の半導体基板１０１中に基板と
同一導電導型の不純物領域２ｂを形成し、同図Ｂ
に示すように、信号電荷の転送方向に沿つたポテ
ンシヤル勾配の段差を多くすることにより、電界
ドリフト効果を高めることができる。
MIS構造の転送電極下の拡散領域２ａあるいは
２ｂは、本発明においては必須なものではない。
第９図ＡおよびＢに示すように、それらの拡散領
域を設けないMIS構造列を用いることもできる。
同図に、ｉ番目のMIS構造の転送電極１０５ある
いは１０３がＨレベル状態からＬレベル状態に変
化する時のポテンシヤルウエルの変化と、信号電
荷の転送の様子を模式的に示している。第９図Ａ
では絶縁層の厚さはMIS構造列を通して一定であ
り、この場合にはポテンシヤルウエルの起伏が少
なく、信号電荷が拡散し易い。これらの場合、電
界ドリフト効果を高めるため、MIS構造の信号転
送方向の長さが第１図構成より短かくなるよう、
１個の感光素子に対してMIS構造を１個、あるい
はそれ以上設けることも可能である。
２ｂは、本発明においては必須なものではない。
第９図ＡおよびＢに示すように、それらの拡散領
域を設けないMIS構造列を用いることもできる。
同図に、ｉ番目のMIS構造の転送電極１０５ある
いは１０３がＨレベル状態からＬレベル状態に変
化する時のポテンシヤルウエルの変化と、信号電
荷の転送の様子を模式的に示している。第９図Ａ
では絶縁層の厚さはMIS構造列を通して一定であ
り、この場合にはポテンシヤルウエルの起伏が少
なく、信号電荷が拡散し易い。これらの場合、電
界ドリフト効果を高めるため、MIS構造の信号転
送方向の長さが第１図構成より短かくなるよう、
１個の感光素子に対してMIS構造を１個、あるい
はそれ以上設けることも可能である。
さらに、感光素子から信号電荷を１ライン分読
出すときに形成するチヤネルは、必ずしも一時蓄
積領域にまで延びている必要はなく、信号電荷が
読出される１個を含む連続する複数のMIS構造に
ポテンシヤルウエルが形成され、短いチヤネルが
形成されてもよい。この場合には、走査回路によ
つて、短いチヤネルを水平走査期間に移動するこ
とによつて垂直方向の信号電荷転送を行なうとと
もに、選択ラインに対応して、ライン毎にチヤネ
ルの形成される位置をずらしていく必要がある。
出すときに形成するチヤネルは、必ずしも一時蓄
積領域にまで延びている必要はなく、信号電荷が
読出される１個を含む連続する複数のMIS構造に
ポテンシヤルウエルが形成され、短いチヤネルが
形成されてもよい。この場合には、走査回路によ
つて、短いチヤネルを水平走査期間に移動するこ
とによつて垂直方向の信号電荷転送を行なうとと
もに、選択ラインに対応して、ライン毎にチヤネ
ルの形成される位置をずらしていく必要がある。
第１図は本発明による固体撮像装置の一実施例
の構成を示す回路図、第２図は同装置における要
部の概略構造を示す断面図、第３図は同装置にお
ける走査パルス発生回路の構成を示すブロツク
図、第４図は同装置の要部の波形図、第５図は同
装置の要部であるMIS構造列の動作を説明するた
めの断面図およびポテンシヤル図、第６図は本発
明の他の実施例における固体撮像装置の走査パル
ス発生回路の構成を示すブロツク図、第７図はそ
の要部の波形図、第８図および第９図は本発明の
さらに他の実施例における固体撮像装置のMIS構
造を示す断面図およびポテンシヤル図である。 １……フオトダイオード、２……MIS構造、３
……ラインゲート、４……ライン選択回路、５…
…走査パルス発生回路、６……パルス発生回路、
７……一時蓄積領域、８……ゲート回路部、９…
…水平転送段。
の構成を示す回路図、第２図は同装置における要
部の概略構造を示す断面図、第３図は同装置にお
ける走査パルス発生回路の構成を示すブロツク
図、第４図は同装置の要部の波形図、第５図は同
装置の要部であるMIS構造列の動作を説明するた
めの断面図およびポテンシヤル図、第６図は本発
明の他の実施例における固体撮像装置の走査パル
ス発生回路の構成を示すブロツク図、第７図はそ
の要部の波形図、第８図および第９図は本発明の
さらに他の実施例における固体撮像装置のMIS構
造を示す断面図およびポテンシヤル図である。 １……フオトダイオード、２……MIS構造、３
……ラインゲート、４……ライン選択回路、５…
…走査パルス発生回路、６……パルス発生回路、
７……一時蓄積領域、８……ゲート回路部、９…
…水平転送段。
Claims (1)
- 【特許請求の範囲】 １ 入射光量に応じた信号電荷を蓄積する感光素
子群と、前記感光素子群中の感光素子列から読出
した信号電荷列を１水平期間内に転送する複数の
MIS構造列と、前記複数のMIS構造列に前記信号
電荷列を各水平走査毎に読出す第１のゲート手段
と、前記複数のMIS構造列により転送された信号
電荷列を一時的に蓄積する一時蓄積手段と、１水
平期間内において信号電荷を読出したMIS構造お
よびそれ以降の信号電荷の転送方向に沿つたMIS
構造の各転送電極に所定の電圧を印加してそれぞ
れのMIS構造列の半導体基板中に一時蓄積手段に
達するチヤネルを形成するとともに前記電圧を前
記所定の電圧とは異なる他の所定の電圧へと順次
変化させて信号電荷を一時蓄積手段に転送する走
査手段と、水平走査期間に一時蓄積手段から読出
された信号電荷を転送し出力する水平転送手段
と、前記一時蓄積手段から前記水平転送手段へ水
平ブランキング期間に信号電荷を転送する第２の
ゲート手段とを有する固体撮像装置。 ２ 第１のゲート手段が、第１のフイールドにお
いて第１の感光素子群より１フレーム期間蓄積さ
れた信号電荷をMIS構造へ読出す第１のゲート構
造と、第２のフイールドにおいて前記第１の感光
素子群とは異なる第２の感光素子群より１フレー
ム期間蓄積された信号電荷をMIS構造へ読出す第
２のゲート構造とを有する特許請求の範囲第１項
記載の固体撮像装置。 ３ 感光素子群中の各感光素子に対して１個また
は複数個のMIS構造が設けられている特許請求の
範囲第２項記載の固体撮像装置。 ４ 感光素子群中の２個の感光素子に対して１個
のMIS構造が接続されている特許請求の範囲第２
項記載の固体撮像装置。 ５ MIS構造が信号電荷の転送方向側の半導体基
板内に前記半導体基板とは反対導電型の不純物拡
散領域を有する特許請求の範囲第１項、第２項、
第３項または第４項記載の固体撮像装置。 ６ MIS構造が信号電荷の転送方向と反対側の半
導体基板内に前記半導体基板と同一導電型の不純
物拡散領域を有する特許請求の範囲第１項、第２
項、第３項または第４項記載の固体撮像装置。 ７ MIS構造の絶縁体の厚さが信号電荷の転送方
向に薄くなる段差を有する特許請求の範囲第１
項、第２項、第３項または第４項記載の固体撮像
装置。 ８ 走査手段が、MIS構造列を構成する全ての
MIS構造の電極に所定の電圧を印加し前記各MIS
構造列に沿つて半導体基板中に一時蓄積手段に達
するチヤネルを形成するとともに、MIS構造列の
転送電極に前記一時蓄積手段より遠い方から前記
所定の電圧を異なる他の電圧に順次変化させて信
号電荷を一時蓄積手段に転送するものである特許
請求の範囲第１項記載の固体撮像装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57072059A JPS58188156A (ja) | 1982-04-27 | 1982-04-27 | 固体撮像装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57072059A JPS58188156A (ja) | 1982-04-27 | 1982-04-27 | 固体撮像装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS58188156A JPS58188156A (ja) | 1983-11-02 |
| JPH0465586B2 true JPH0465586B2 (ja) | 1992-10-20 |
Family
ID=13478429
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57072059A Granted JPS58188156A (ja) | 1982-04-27 | 1982-04-27 | 固体撮像装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58188156A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| NL8301977A (nl) * | 1983-06-03 | 1985-01-02 | Philips Nv | Ladinggekoppelde beeldopneeminrichting en geheugeninrichting met hoge bitdichtheid. |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS596111B2 (ja) * | 1977-11-30 | 1984-02-09 | 株式会社東芝 | エリアセンサ |
-
1982
- 1982-04-27 JP JP57072059A patent/JPS58188156A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS58188156A (ja) | 1983-11-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4117514A (en) | Solid state imaging device | |
| US4750042A (en) | Solid state image pickup element with dual horizontal transfer sections | |
| JPH047874B2 (ja) | ||
| US4811068A (en) | Charge transfer device | |
| US5757427A (en) | Image pick-up apparatus having a charge coupled device with multiple electrodes, a buffer layer located below some of the electrodes | |
| JPH0320954B2 (ja) | ||
| JPH06121238A (ja) | Ｃｃｄ映像素子 | |
| US4521797A (en) | Semiconductor imaging device using charge-coupling device | |
| US5063449A (en) | Solid-state image sensor employing a gate and diode for bias charge injection | |
| JP3218399B2 (ja) | ３次元ｃｃｄ映像センサー | |
| JP3239223B2 (ja) | Ｃｃｄ映像素子 | |
| JPH0465586B2 (ja) | ||
| JP3072505B2 (ja) | Ｃｃｄ | |
| JPH0451116B2 (ja) | ||
| US6355949B1 (en) | Solid state imaging apparatus with horizontal charge transfer register which can transfer signal charge faster | |
| JPH0767153B2 (ja) | 固体撮像素子の駆動方法 | |
| JP2739601B2 (ja) | 撮像装置 | |
| JP2592193B2 (ja) | Ｃｃｄ映像素子 | |
| JPS60210079A (ja) | 固体エリアセンサの電荷転送方法 | |
| JP2768324B2 (ja) | 固体撮像素子とその駆動方法 | |
| JPS59201589A (ja) | 固体撮像装置 | |
| JP2560984B2 (ja) | 電荷転送型固体撮像装置の撮像部とその駆動方法 | |
| JPH06268923A (ja) | 固体撮像装置の駆動方法 | |
| JPH07226497A (ja) | 固体撮像素子 | |
| JP2866329B2 (ja) | 固体撮像素子の構造 |