JPH0465591B2

JPH0465591B2 -

Info

Publication number: JPH0465591B2
Application number: JP58023167A
Authority: JP
Inventors: Satoru Maeda; Yasushi Noguchi
Original assignee: Sony Corp
Current assignee: Sony Corp
Priority date: 1983-02-15
Filing date: 1983-02-15
Publication date: 1992-10-20
Also published as: JPS59148481A

Description

【発明の詳細な説明】産業上の利用分野この発明は、ビデオテツクスやテレテキストな
どの表示制御回路に関する。

背景技術とその問題点例えばキヤプテンシステムの受信機において、
色制御を含む表示制御回路は、その論理が複雑で
あり、しかも、パターン情報も含めて論理を組ん
でいるので、論理の長いところでは、その遅延時
間が１ドツトのパターン情報のパルス幅を超えて
いる部分があつたり、ほとんど遅れない部分があ
つたりしている。

このため、一般には、それぞれの信号にクロツ
ク同期をとることが行われている。

第１図はそのようなクロツク同期をとつている
表示制御回路の一例を示し、この例においては簡
単のため、フオアグラウンド色、バツクグラウン
ド色、フラツシング色、ラスター色の表示制御と
し、内容はフオアグラウンド色のコードFGとバ
ツクグラウンド色のコードBGとが一致したと
き、背景にラスターを表示し、フオアグラウンド
色のコードFGの４ビツト目が“１”であればフ
ラツシングを行うと共に、フラツシングの明のと
きにフオアグラウンド色をフラツシング色にし、
滅のときそのブロツクをバツクグラウンド色にす
るものとする。さらに、色付けはブロツク単位と
し、１ブロツクは４ドツト×４ラインとして説明
する。また、１ドツトのパルス幅は国内仕様の
174hSとする。

そして、第１図において、FLはフラツシング
色のコード、RSはラスター色のコード、FG４は
フラツシングを行うかどうかを示すビツト、
FLPはフラツシングを行う場合の明滅パルス、
Ｙはパターン情報、DCKは表示クロツクである。

また、１は信号FGとBGとを比較する比較回
路、３は上記仕様を満足する制御信号S₀，S₁を形
成する論理回路、４はその信号S₀，S₁に対応して
入力Ａ〜Ｂを選択して出力Ｙに接続するセレク
タ、５はラツチである。

そして、回路１〜３により、FG＝BG、フラツ
シングの明、信号Ｙから制御信号S₀，S₁が形成さ
れてセレクタ４が制御され、これにより４つの色
情報BG、FG、FL、RSがセレクタ４により選択
されて取り出される。そして、このとき、それぞ
れの信号ラインの論理の長さが異なり、また、遅
延時間も異なつているので、ラツチ５によりクロ
ツク同期がとられ、遅延時間の補正及びハザード
の防止が行われる。

このように、回路１〜３には遅延があるので、
その遅延をクロツクDCKの１周期におさめるか、
論理回路３の中で随時クロツク同期をとるか、ク
ロツク同期をとらないで論理回路３の段数を調整
するかなどをしなければならない。

しかし、一般に、論理回路３は複雑になると共
に、表示スピードが早くなる傾向にあるので、遅
延時間はクロツク周期を超える可能性が多い。ま
た、随時クロツク同期をとると、そのためのラツ
チが増え、表示スピードによつては限界もあり、
さらに論理回路の段数合わせも大変であり、量産
性でも落ちることになる。

発明の目的この発明は、そのような問題点を決しようとす
るものである。

発明の概要このため、この発明においては、論理部ではパ
ターン情報を全く考えないで、ブロツク単位でフ
オアグラウンド色、バツクグラウンド色の２系統
の論理を組むことにより、論理部の許容できる遅
延時間を１ブロツク単位にし、その出力を最後に
パターン情報により切り換え、その切り換え後、
ハザード防止のためのクロツク同期をとるように
したものである。

実施例まず、フオアグラウンド（キヤラクタなどのフ
オントの部分）について考えると、これは、メモ
リからのフオアグラウンド色とフラツシング色と
のいずれか一方だけである。また、バツクグラウ
ンド（フオント以外の部分）は、バツクグラウン
ド色とラスタ色とのいずれか一方だけである。な
お、パターン情報信号Ｙはフラツシングが滅のと
きは出力されないものとする。

そこで、第２図に示す例においては、信号
BG、RSがセレクタ１３の入力Ａ、Ｂに供給され
ると共に、信号BG、FGが比較回路１１に供給さ
れてFG＝BGのとき“１”となる比較出力S₁₁が
取り出され、この信号S₁₁がセレクタ１３にセレ
クト入力Ｓとして供給され、セレクタ１３は出力
Ｙが、S₁₁＝“０”のときＹ＝Ａ、S₁₁＝“１”のと
きＹ＝Ｂとされる。従つて、セレクタ１３から
は、FG≠BGのとき信号BGが取りだされ、FG＝
BGのとき信号RSが取り出される。

さらに、信号FG、FLがセレクタ１４の入力
Ａ、Ｂに供給されると共に、信号FG４、FLPが
アンド回路１２に供給され、そのアンド出力S₁₂
がセレクタ１４にセレクト入力Ｓとして供給され
る。従つて、セレクタ１４からは、フラツシング
の明のときに信号FLが取り出され、滅のときに
は、信号FGが取り出される。

そして、セレクタ１３，１４の出力がラツチ１
５，１６に供給されると共に、表示クロツク
DCKの４サイクルごとに得られるクロツクFCK
がラツチ１５，１６に供給されてクロツク同期が
とられる。従つて、このとき、セレクタ１３，１
４の出力は１ブロツク分遅れるが、これにより論
理部は、クロツクFCKの１サイクル分、すなわ
ち、174×４＝696nSまで遅延が許されることに
なる。

さらに、ラツチ１５，１６の出力がセレクタ１
７の入力Ａ、Ｂに供給される。また、信号Ｙがシ
フトレジスタ１９の入力Ｄに供給されるととも
に、表示クロツクDCKがレジスタ１９に供給さ
れて信号Ｙは論理部における色情報との位相同期
がとられ、この位相同期のとられた信号Ｙがセレ
クタ１７のセレクト入力Ｓに供給される。従つ
て、セレクタ１７からはセレクタ１３，１４の出
力がさらに選択されて取り出される。

そして、このセレクタ１７の出力がラツチ１８
の入力Ｄに供給されると共に、表示クロツク
DCKがラツチ１８に供給されてクロツク同期が
とられ、これによりハザードが防止されてから表
示出力として取り出される。

こうして、この発明によれば、表示制御が行わ
れるが、この場合、特にこの発明においては論理
部ではパターン情報を含まないで色情報だけの処
理を行い、かつ、従来のように１系統でなく、フ
オアグラウンドとバツクグラウンドとの２系統で
論理を組み、最終段でフオアグラウンド及びバツ
クグラウンドをパターン情報で選択しているの
で、論理部はブロツク単位での設計ができると共
に、ここでの許容遅延時間もブロツク単位まで広
がり、スピードの点で従来に比べて大幅に有利と
なる。

また、セレクタの数は増加するが、そのセレク
タも簡単なものでよく、むしろ論理回路が簡単に
なり、全体としては部品点数が減少する。

発明の効果論理部では１ブロツクまで庭延が許容できるの
で、論理はスピードの点で非常に楽になる。ま
た、論理情報が増加しても、同様にフオアグラウ
ンド及びバツクグラウンドの２系統に分けて処理
することができ、量産性においても従来に比べ大
幅に向上すると共に、スムージングや表示スピー
ドが早くなつても、問題がない。

【図面の簡単な説明】

第１図はこの発明を説明するための図、第２図
はこの発明の一例の接続図である。１１は比較回路、１３，１４，１７はセレク
タ、１５，１６，１８はラツチ、１９はシフトレ
ジスタである。

Claims

【特許請求の範囲】１ビデオテツクスやテレテキストなどの表示制
御回路において、パターン情報を含まないで色情報だけの処理を
行うと共に、該色情報をフオアグラウンド及びバ
ツクグラウンドの２系統に分け、それぞれの系統
では何れの色情報が表示されるのに適するかを判
断する論理部１１，１２，１３，１４，１５，１
６と、表示クロツクを用いて上記パターン情報との位
相同期をとり、位相同期がとられたパターン情報
を出力するレジスタ部１９と、上記論理部において判断された２つの色情報の
うち何れの色情報を表示するかを上記レジスタ部
から出力されたパターン情報で決定する表示色決
定部１７と、を備えたことを特徴とする表示制御回路。