JPS61214073A - スム−ジング処理装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】

〔発明の技術分野〕 この発明は、画像メモリに格納されたパターンデータを
補間処理することにより滑らかな画像状態に表示するス
ムージング処理装置に関する。 〔発明の技術的背漿とその問題点〕 表示画面に文字・図形等のキャラクタパターンデータを
表示するシステム、例えば文字放送システム、ビデオテ
ックスシステム、コンピュータシステムでは、キャラク
タジェネレータ等に格納すれたキャラクタパターンに対
応したコード信号を受信し、このコード信号によりキャ
ラクタパターンデータを読み出して画像メモリに書き込
んでいる。キャラクタパターンデータが書き込まれた後
画像メモリからキャラクタパターンデータをＵみ出し表
示している。 このようなシステムにおいては、例えば、第１６図に示
す記号「／」のような斜めの線を表示する場合、これを
構成する複数の単位画素Ａは点接触となるため、視覚上
、斜めの線が細くなり、非常に見づらくなる。 従来、この問題を解決するために、第１７図に示すよう
に、傾斜部分に単位画素人の１／２の幅をもつ半画素Ｂ
を付加するようにしている。このようにすることにより
、斜めの線の輪郭が全体的に太く滑らかになり、線が見
やすくなる。 この半画素Ｂの付加は、表示しようとする単位画素ＡＣ
以下、これを現単位画素と称する）及びこれを中心とし
た複数の単位画素Ａから斜めの線を検知することにより
行っている。すなわち、画像メモリからキャラクタパタ
ーンデータｅ［み出す際に、表示しようとするラインＬ
ｎ（以下、現ラインと称する）のデータの他に、その１
ライン上のライン（以下、上ラインと称する）　Ｌｎ−
１のデータと１ライン下のライン（以下、下ラインと称
する）Ｌｎ＋１のデータを読み出し、第１８図に示すよ
うに、現単位画素のデータＳ４とこれを中心とした８個
の単位画素のデータＳＯ〜Ｓ３．　Ｓｓ〜Ｓ８を比較デ
ータとして得る。そして、これらの９個のデータの１１
．ｔ□＊を判定することにより、斜めの線を検知し、現
単位画素の表示位置に半画素を付加するか否かを決めて
いる。 第１９図は従来のスムージング処理装置を示すもので、
図中、１】が上記９つのデータＳＯ〜Ｓ８から斜めの線
を検知し、半画素を付加するスムージングデコーダであ
る。このスムージングデコーダ１１に入力される各ライ
ンＬｎ−１，Ｌｑ　、　Ｌｎ刊の３つのデータはラッチ
回路１２〜１７を用いて時間軸を合せられ、並列に入力
される。 ところで、文字放送システム、ビデオテックスシステム
、コンピュータシステムでハ、キャラクタパターンの拡
大表示機能を有する。この拡大表示は、キャラクタジェ
ネレータから読み出したキャラクタパターン（以下標準
パターンと称する）を拡大し、この拡大変換したパター
ンｃ以下拡大パターンと称する）を画像メモリに書き込
むことによって実現される。第ｍ図は第１６図に示す斜
めの線を拡大したものである。この場合、斜めの線は単
位画素Ａの２倍の幅をもつ複数の画素Ｃ（以下、とれを
倍画素と称する）の点接触によって得られる。 このように、拡大表示を行った場合にも、スムージング
処理により、線の輪郭を滑らかに

【〜、見やすい線にす
る必要がある。 しかしながら、従来のスムージング処理では、半画素Ｂ
の付加しか行われないので、第ｍ図に示すように充分な
スムージング効果が得られず、視覚上、未処理の線とさ
ほど変わらないという問題があった。 さらに、画像メモリ内には拡大パターンと標準パターン
とが混在しているので、拡大パターン専用のスムージン
グ処理装置を設ける場合、拡大パターンであることを認
識するために最低５ライン（現ライン及び上下各２ライ
ン）のデータが必要となる。５ライン分のデータを得る
ためには、ＩＨ（Ｈ：水平走査期間）のシフトレジスタ
を４個用意するか、あるいは画像メモリから５ライン分
のデータを、時分割で多重読み出ししなければならない
。 従って、必要とするライン数が増えると、回路規模が増
大したシ、あるいはデータ７読み出し制御が行なえるこ
とが望まれている′。 〔発明の目的〕 本発明の目的は、少ないライン数のデータによって、標
準パターンと混在した拡大パターンの斜めの線の輪郭を
太く、滑らかに表示するここのできるスムージング処理
装置を提供することにある。 〔発明の概要〕 この発明では例えば第１図及び第２図に示すように、標
準パターンと拡大パターンが混在したドツトパターンＤ
Ｐを格納する画像メモリ１ｏに、機能ブロック重信でド
ツトパターンＩ）　Ｐが拡大パターンか否かを示す拡大
情報Ｍを併せて格納する。 この拡大情報ＭによりドツトパターンＤＰが拡大ハター
ンであるときのみ、スムージングデコーダ１コ３０が拡
大画素の点接触によって形成さＪ］る斜めの線における
拡大画素同志の点接触位置に現巣位画素があるか否かを
判定し、ある場合は、この単位画素全体を表示すること
により、上記目的を達成１−でいる。 〔発明の実施例］ 以下、本発明のスムージング処理装置を、文字放送シス
テムの受信端末に適用した場合の一実施例について、図
面を参照して説明する。 文字放送システムとは、テレビジミン信号の垂直帰線期
間内で今まで無信号部分であった水平走査期間π、ディ
ジタル信号を重畳して伝送するシステムである。この受
信端末では、伝送される文字・図形情報を画ｒ象データ
として一旦画像メモリに蓄積し、蓄積した画像データを
読み出して表示データに変換後、ラスタースキャン方式
のカラーグラフィック表示装置に表示している。 このシステムの一般的な表示画面の画素数は、第３図に
示すように２４８　（ｌ黄）　Ｘ　２０４　（＊）とな
っている。この表示画面に表示される画素に対しては構
成画素数４（横）×４（、ｌａ）を最小単位とする機能
ブロック単位で着色がなされる。このブロック単位着色
は、輝度情報であるドツトパターンＤＰ４（横）×４（
縦）に対して着色情報である文字・図形色（前景Ｑ）Ｆ
Ｇと文字・図形背景色（背景色）ＢＧを割り当て、この
前景色ＦＧと背景色ＢＧのいずれかをドツトパターンＤ
Ｐの極性によって選択することによって、着色を実現し
ている。Ｉ６画素単位で着色情報を指定すればよ因ので
着色の情報量が減少し、画面情報の伝送時間の短縮化や
画像メモリの小容量化を図りうる利点を有する。なお、
前景色ＦＧ、背量色ＢＧは夫々、赤色情報Ｒ緑色情報Ｇ
、青色情報Ｂ、半輝度情報Ｒ，Ｉの４ビツトから構成さ
れている。 この実施例では、さらにブロック単位着色処理の着色単
位である機能ブロックに対して、着色以外の表示機能と
してフラッシング（明滅）およびコンシールを行なうこ
とができる。フラノ／フグとは、表示画面の指定された
領域の文字・図形が明滅するもので、１−明」時の文字
・図形色は前曖色ＦＧで指定した色、「滅」時の文字・
図形色は背景色ＢＧで指定した色（つまり、文字・図形
は見えない）で表示すれば実現できるっまた、コンシー
ルとは、受信画面の一部（指定された領域）がかくされ
、受信側の操作によってはじめてその部分を表示する表
示方法であシ、コンシールされた状態では、その部分は
全て背景色ＢＧとし、解除されたときは指定された前敵
色ＦＧ、背景色ＢＧで表示する。そのため、フラッシン
グの位相情報として２ピツト、コンシールの有無情報と
して１ビツトを、夫々機能ブロック単位に割り当て、制
御信号ＣＣを構成している。 この制御信号ＣＣは３ビツト構成であり、他の機能ブロ
ック単位のデータ前背景ＦＧ、背景色ＢＧより１ビツト
少ない。そこで、この実施例ではこの１ピツトヲ、機能
ブロック内のドツトパターンＤＰが拡大パターンである
か否かを示す拡大情報Ｍとして割り当てている。この拡
大情報Ｍを用いることによって、例えば５ライン分のデ
ータを必要とする拡大スムージング処理を、；うライン
分のデータによっても実現することができる。 詳細は後述するが、機能ブロック内のドツトパターンψ
Ｐが拡大パターンであると判明している場合、拡大パタ
ーンの最小画素は倍画素Ｃの２ラインに相等するため、
１ライン分のデータを見るととによって、２ライン分の
データを見たのと等価となる。従って３ライン分のデー
タによって拡大スムージングを行なうととができる。 次に、この実施例の概要を、第２図に示す回路４ピツ）
Ｘ１６にのＲＡＭを４個並列に接続して構成することに
よシ、そのデータバスＭＤ′５ｒ：１６ビツト構成とし
、１６画素（１６ビツト）の表示期間中に４種類の１６
ビツトの表示用データ、即ちドツトパターンＤＰ、前景
色ＦＧ、背景色ＢＧ、制御信号ＣＣを読み出している。 そのため、１６ビツトのバス構成にした場合第４図に示
すように、表示クロックＣＰ（第４図ａ）の１６ビツト
期間中に、画像メモリ１ｏから表示のためにデータを読
み出すＲＥＡＤ期間（第４図ｂ）と表示データ読み出し
以外の目的で画像メモＩＪＩＯをアクセスするＡＣＣＥ
ＳＳ期間とを、夫々４期間設けることができる。この実
施例ではＡＣＣＢ８８期間を画像メモリ１０ヘデータを
書き込′ＪＪＷＲＩＴＥ期間と［７て用いている。 文字放送システムにおける表示画面の画素構成は、第３
図を用いて説明したように、２４８（横）×２０４　Ｇ
２）となっている。従って、横及び縦ともに両峰表示領
域上の座標として、８ビツトのアドレス（以下、夫々Ｘ
アドレス、Ｙアドレスという）で表現される。この実施
例では、画像メモＩＪＩＯへのデータバスＭＤを１６ビ
ツト構成として横方向１６ビツトを一括して処理するの
で、８ビツトの表示領域上のＸアドレスの上位４ビツト
が実際に画像メモリー た、ブロック単位着色においては、前Ａｆ！！、ＦＧ、
背景色ＢＧ、制御信号ＣＣ等の着色情報は４（横）×４
（縦）に各々４ビツトの情報が割り当てられているので
、上記着色情報の縦方向のアドレスは、８ビツトの表示
領域上のＹアドレスの上位６ビツトを使用することにな
る。 この画像メモリ１０に供給するアクセスアドレスは、ア
ドレス発生部加から発生する。ここで、ＸＹＸアドレス
カウンタ２１、２２は、ラスタースキャン方式のカラー
グラフィック表示装置に表示するための上記アドレス発
生部加が発生する読み出しと書き込みのアドレスを画像
メモリ１０に供給するタイミングは、タイミング制御信
号発生部側が、上記Ｘアドレスカウンタ２１から与えら
れる下位４ビットＸｏ−Ｘ３をデコードして、クロック
ＣＰの１６ビツト期間内のタイミングを第４図に示すよ
うに８期間に時分割して与える。画像データの格納には
タイミング制御信号発生部（資）が１６ビツト期間に設
けた４個の書き込み期間ＷＴ’ＬＩＴＥを用いて行なう
。 この書き込み期間ＷＲＩＴＥ（第６図ｄ）には、ワード
アドレスレジスタ２３、ラインアドレスレジスタ囚の出
力が第７図に示すアドレスとして、アドレススイッチ加
から画像メモリー０へ供給されるっまた、第６図（ｄ）
におイテＤＰ　Ａｄｒ　、　ＦＧＡｄｒ　、　ＢＧＡｄ
ｒ　。 ＣＣＡｄｒはＤＰ　、　ＦＧ、、　ＢＧ、ＣＣを画像メ
モリー０から読み出す期間を示し、夫々の情報に対応す
るアドレスが、第７図に示すようにＸアドレスカウンタ
２１　。 Ｙアドレスカウンタｎから画像メモ１月０に与えられる
。ここで、画像メモリ】０の上位ビットのアドレスＡ１
２により輝度情報（ドツトパターンＤＰ）と色情報（前
景色ＦＧ、背景色ＢＧ、制御信号ＣＣ）を格納する空間
を分割する。さらに色情報では、Ｘアドレスカウンタ２
１の出力Ｘ２．Ｘ３　（第６図す、ｃ）であるアドレス
Ａ１ｏ　、　Ａｎにより上記ＦＧ。 ＢＧ、　ＣＣの格納空間を規定している。表示用デーθ り読み出しアドレスを発生し、ワード・ラインアドレス
レジスタル、２４はＣＰＵ等の制御部が上記画像メモリ
ー０に画像データを書き込むときの書き込み先アドレス
を発生する。 上記Ｘアドレスカウンタ２Ｉは、ラスタースキャンに同
期した表示用のクロックＣＰを計数し、横方向の表示開
始位置よシ１６クロツクＣＰ分早く出力される水平周期
のリセットパルスＨＲでリセットされる８ビツトのカウ
ンタで、上述した表示用の８ビツトのＸアドレスＸＯ〜
Ｘ７を発生する。一方Ｙアドレスカウンタｎは１水平周
期に同期した水平ドライブパルスＨＤを計数し、縦方向
の表示開始位置に出力される垂直周期のリセットパルス
ＶＲでリセットされる８ビツトのカウンタで、表示用の
８ビツトのＹアドレスＹＯ〜Ｙ７を発生する。上述した
ように、ドツトパターンＤＰの縦方向のアドレスは、カ
ウンタｎの全出力Ｙｏ〜Ｙ７が使用され前景色ＦＧ、背
景色ＢＧ、位相情報ＣＣ等の着色情報の縦方向のアドレ
スは、上位６ビツト出力Ｙ２〜Ｙ７が使われる。ここで
、画像メモリ１ｏには、ドツトパターンＤＰ、前景色Ｆ
Ｇ、背景色ＢＧ、制御信号ＣＣが第５図に示すように１
６ビツト並列に格納されている。 ワードアドレスレジスタ路は、画像メモリ１０のアクセ
ス先のワード単位の横方向アドレス４ビッ）　（１３Ａ
Ｏ〜ＢＡ３）と、画像データの種類に対応した同一アド
レス空間内の領域を指定する２ビツト（Ｐｏ、Ｐｌ）の
計６ビツト構成である。ラインアドレスレジスタ冴はア
クセス先の縦方向のアドレス８ビツト（ＬＡＯ〜ＬＡ？
　）で構成される。以上、レジスタル、２４はＣＰＵの
出力ボートとなっており、図示しないアドレスデコーダ
から出力されるラッチパルスによってデータバスＤＢ上
に出力されているアドレスデー奔ＢＡｏ〜ＢＡ３　、Ｐ
ｏ　、Ｐｔ　、ＬＡｏ　−ＬＡｙをラッチする。ここで
、ＣＰＵが画像データを書き込む場合には、書き込み用
データレジスタ６０を介して行なう。一方、表示用の画
像データを読み出す場合は、画像表示処理装置７０に一
旦読み出される。そして、この画像表示処理装置７０が
読み出した画像データをスムージング処理した後、ＲＧ
Ｂ信号に変換して表示装置（図示せず）に出力する。 次罠、この実施例の特徴をなす拡大スムージング処理に
ついて、図面を参照して説明する。第１図は、この実施
例の詳細を示す回路図であり、第８図はその動作を説明
するタイミングチャートである。 第１図において、画像メモリ川から読み出された制御信
号ＣＣ、ドツトパターンＤＰ、前景色ＦＧ、背量色ＢＧ
の各１６ビツトの画像データは、データバスＭＤを介し
てラッチ７１〜７４に与えられる。ラッチ７１〜７４に
保持された１６ビツトの画像データを、スイッチ７５〜
７８が４ビット牟位に時分割シて、カラーコントロール
デコーダ８０、ラッチ８１〜８３にＪ夫々出力する。こ
れは、表示用のデコード処理を機能ブロック単位である
４ビット単位で行なうためである。また、ラッチ８４に
よってラッチ８２にラッチされた前状色ＦＧをラッチ８
３にラッチされた背景色ＢＧの時間軸に合せている。 カラーコントロールデコーダ８０に入力する４ビツトの
制御信号ＣＣのうち、フラッシング及びコンクールの３
ビツトの情報はデコーダ８５に供給される。デコーダ８
５は、フラッシングにおいて賊」、コンシールにおいて
「コンシール状態」のとき、機能ブロック内は全て背景
色で表示するため、ドツトパターンＤＰの供給を停止す
るｃドラトノ（ターンＤＰは全てｌ□ｉとなる）信号Ｃ
を出力する。 一方、機能ブロック内のドツトパターンＤＰ−１）１拡
大パターンか否かを示す１ビツトの拡大情報Ｍは４ビツ
トのシフトレジスタ８６に入力し、ラッチ８３．８４に
保持される背景色ＢＧ、前景色ＦＧこの時間軸を合わせ
ている。 スムージング処理に必要な３ライン分のデータを得るた
め、この実施例では１水平期間（ＩＨ）のシフトレジス
タ９０．９１によってドツトパターンＤＰを１ライン単
位で遅延させている。即ち、ラッチ８１からは下ライン
Ｌ口＋１．シフトレジスタ９０からは現ラインＬｎ、　
　シフトレジスタ９１からは上ラインＬｎ−１のドツト
パターンＤＰが出力され、夫々並列直列変換器９２〜９
４に与えられる。 ここで、第８図を参照して画像メモリーｏからのデータ
読み出し動作を説明する。 ア ｔドレススイッチ犯が時分割して画像メモリ用に与える
制御信号ＣＣ、ドツトパターンＤＰ、前景色ＦＧ、背景
色ＢＧのアドレス（第８図ｂ）によって、それに対応し
たデータがデータバスＭＤに読み出され、夫々ラッチパ
ルスＣＣＬＰ１ＤＰＬＰ、ＦＧＬＰ、　ＢＧＬＰ　（第
８図ｃ−ｆ）によってラッチ７１〜７４に保持される。 このラッチ７１〜７４の１６ビツトデータを、スイッチ
７５〜７８がアドレスＸ２゜Ｘ３（第８図ｑ、ｈ）に応
じて４ビット単位で出力し、ラッチパルスＬＰＩ（第８
図ｉ）でカラーコントロールデコーダ８０及びラッチ８
１〜８３がラッチする（第８図ｊ　％　ｍ’　）。また
、ラッチ８４によって前景色ＦＧを背景色ＢＧのタイミ
ングて合せ（第８図ｎ）、／フトレジスタ８６によって
拡大情報Ｍも背景色ＢＧのタイミングに合せる（第８図
Ｏ）。 並列直列変換器９２〜９４には、ロードパルスＬＤＰ（
第８図ｐ）の立ち上シのタイミングで、ラッチ８１、シ
フトレジスタ９０．旧に夫々保持されている下ラインＬ
ｎ＋１、現ラインＬｎ　、上ラインＬｎ−１の４ビツト
のドツトパターンデータＤＰが同時にロードされる。な
お、上記パルスＣＣＬＰ　、　ＤＰＬＰ　。 ＦＧＬＰ、ＢＧＬＰ、Ｘ２．Ｘ３　、ＬＰＩ　、ＬＤＰ
は、上述したタイミング制御信号発生部間から出力され
る。 ここで、上述したデコーダ８５から信号Ｃが出力される
と、オアゲート９５によって上ｄ己ロードパルスＬＤＰ
がゲートされるので、ドツトパターンＤＰが並列直列変
換器９３にロードされず、全て１０“となる。これによ
り、フラツシング及びコンンール制御が実現できる。 並列直列変換器９２．９４から出力される直列データは
、表示クロックＣＰ（第８図ａ）（で従って夫々スイッ
チ９６．９７を介してシフトレジスタ１００゜１２０に
与えられ、並列直列変換器９３から出力される直列デー
タは直接シフトレジスタ１１０に与えられて、前景色Ｆ
Ｇ、背景色ＢＧこの時間軸が合せられている、即ち、ド
ツトパターンＤＰを並列直列変換器９２〜９４例ロード
するロードパルスＬ　ＤＰの立ち上りのタイミングｔ１
と、前景色ＦＧ、背１％−ＱＢＧがラッチされるラッチ
パルスＬＰＩの立ち上りタイミングｔ２が５クロックＣ
Ｐ分ずれているため、現単位画素Ｓ４のタイミングをシ
フトレジスタ１１０の５ビツト目とすることによって補
正している。 シフトレジスタ１００，１１０，１２０からデータ５ｏ
−８ｔ。 が−Ｉｔられるスムージングデコーダ１３０は、入力デ
ータから現単位画素Ｓ４が哉接触により斜めの線を成す
複数の倍画素の点接触位置にあるか否かを判定し、あれ
ば現位画素を表示するデータＰを出力する。このデータ
Ｐの極性により、スイッチ１４０けラッチ８３から供給
される４ビツトの背は色ＢＧと、ラッチ８４から供給さ
れる前景色ＦＧを選択し、機能ブロック単位の着色を実
現している。 スイッチ１４０から出力される４ピツ）　（１１，、Ｇ
、Ｂ。 Ｒ，Ｉ）の着色データＤは、ラッチ１４１でタイミング
を合せられ、表示装置へ供給される。（第８図ｑ）。 なお、スイッチ９６．９７は、上記タイミング制御信号
発生部間が垂直同期のリセットパルスＶＲＱ計数するこ
とによって出力するフィールドインデックスＦＩＪよっ
て信号選択動作が制御される。 即ち、フィールドインデックスＦＩが”Ｉ″（奇数フィ
ールド）ならばスイッチ９６．９７は夫々上ラインＬｎ
−１、下ラインＬｎ＋ｔのデータを選択し、ＦＩが“Ｏ
’　（偶数フィールド）ならばこれと逆になる。 以上のライン変換動作によって、詳細は後述する上記ス
ムージングデコーダ１３０の構成が簡単になる。スムー
ジングデコーダ１３０には、上ラインＬｎ　ｔのデータ
がクロックＣＰをシフトクロックとするシフトレジスタ
１２０のラッチ１２４〜１２６から３個（８２〜Ｓｏ）
同時に入力される。また、現ラインＬｎのデータもシフ
トレジスタ１１０のラッチ１１３〜１１７から５個（Ｓ
ｌｏ、ａｓ〜８３．８９）同時に入力され、同様に下ラ
インＬｎ＋ｔのデータもシフトレジスタ１００のラッチ
１０４〜１０６から３個（８８〜８６）同時に入力され
る。これにより第９図に示すように合計１１個のデータ
がスムージングデコーダ１３０に同時に入力される。 サラに、スムージングデコーダ１３０には、機能ブロッ
ク内のドツトパターンＤＰが拡大パター゛ンか否かを示
す拡大情報Ｍが、ランチパルスＬＰ’ｌをシフトクロッ
クとするソフトレジスタ８６から人力され、この拡大情
報Ｍと、現単位画素のデータＳ４及びこの現単位画素の
回りの１０個°単位画素のデータＳＯ〜Ｓ２　、　Ｓａ
　、　８５．８６−８１ｏの計１１個のデータＳＯ〜８
１１を用いて、現単位画素が斜めの線を成す複数の倍画
素Ｃ同志の但接触位置にあるか否かを判定し、点接触位
置にある場合は、現単位画素を表示するためのデータＰ
を出力する。これにより、第１０図に示すように、複数
の倍画素Ｃの点接触によって構成される斜めの線の各機
接触位置りの左右に単位側素人が付加されるので、線の
輪郭が太く滑らかになり、非常に見やすくなる。 ここで、第１１図〜第１４図を用いて、スムージングデ
コーダ１３０による単位画素Ａの付加動作を説明する。 第１１図は４５°の左下がりの線の点接触位置りの右側
に単位側素人を付加する場合を示す。この場合、スムー
ジングデコーダ１３０は、拡大情報Ｍが”１“（拡大パ
ターンを示す）で、さらに斜線を示すデータ８１，８２
，８３，８６，８９が′１１で、データＳｏ　、８４，
８５．８７　、ＳｔｏがＩＯｌのとき、現単位画素が点
接触値［Ｄの右側にあるものとして、現単位画素を表示
するだめの１１１なるデータＰ１を出力する。 同様に第１２図は左下りの線の点接触値［１）の左側に
単位画素Ａを付加する場合を示す。また、第１３図及び
第１４図はそれぞれ４５°の右下りの線の点接触位置り
の右側、左側に単位面素人を付加する例を示す。なお、
第１１図〜第１４図において「×」印のデータは、上記
判定動作において、その内容を特に問われないデータで
ある。 以上の判定動作を論理式で示すと次式のようになる。 Ｐ＋＝Ｐｏ・Ｍ　　　　　　　　　　　　・・・（１）
−＋−８ｏ・５ｌ−８２・Ｓ３・Ｓ４・Ｓ５・Ｓ７・Ｓ
８・Ｓ９・Ｓｔ。 上記（２）式において、右辺第１項〜第４項はそれぞれ
、第１１図〜・窮１４図の処理を実行するための論理式
である。 なお、現単位画素のデータＳ４が“１”のときは、先の
第１図に示すラッチ回路１１５から出力される現単位画
素のデータＳ４がデータＰ２として、この現単位画素の
表示（（使わルる。すなわち、このデータＰ２トスムー
７ンングデコーダ１３０から出力されるデータＰＩが合
成され、データＰとしてスムージングデコーダ１３０か
ら出力される。 第１５図はスムージングデコーダ１３０の構成を示す回
路図である。なお、図において１３１は１１個のデータ
ＳＯ〜Ｓ１０の入力部であシ、これら１１個のデータＳ
Ｏ〜Ｓｊｏを直接入力するラインと反転するインバータ
回路■１１〜Ｉ２＋を有する。１３２は上式の右辺第３
項及び第１項を出力するデコーダ部であり、ナンド回路
ＮＡｏ〜ＮＡ　１４、ノア回路ＮＯ１１−７−ＮＯ１２
から成る。この場合、ノア回路ＮＯ１１、Ｎｏ　１２−
１＞ｈらそれぞれ第３項、第１項が出力される。１３３
は同じく第２項、第４項を出力するデコーダ部であり、
ナンド回路ＮＡ１１５〜ＮＡ　１９、ノア回路ＮＯ１３
、Ｎｏ　Ｓ４　から成る。この場合、ノア回路Ｎｏ　１
３　、　Ｎｏ　１４はそれぞれ第２項、第４項を出力す
る。さらに、ノア回路Ｎｏ１１〜ＮＯ１４に共通に、拡
大情報Ｍをインバータ回路１３で反転して供給し、上記
デコーダ部１３２，１３３が拡大パターンのときのみ動
作させている。 これら４つのノア回路Ｎ０１１〜Ｎｏ　１４の出力をオ
ア回路１３５に通すことによシ、上記（１）式を実現し
てデータＰ１を得る。さらに・現単位画素のデータＳ４
をデータＰ２として上記データＰ１と共にオア回路１３
６を通すことにより、データＰを得ている。 なお、上記（１）　、　（２＋式はフィールドインデッ
クスＦＩが１１１、つまり奇数フィールドの場合の論理
式であり、第９図に示す単位画素の上半分が表示される
。しかし、フィールドインデックスＦＩが１０１、つま
り偶数フィールドの場合には、単位画素の下半分を表示
するための論理式が必要となるが、この場合には上ライ
ンと下ラインのデータを入れ換えることによって、上記
（１）　、　（２）式がそのまま使える。このデータの
入れ換えは、先の第１図に示すスイッチ９６．９７によ
ってなされ、スムージングデコーダ１３０の回路規模が
半減する利点がある。 ここで、拡大情報Ｍにより機能ブロック内のドツトパタ
ーンＤＰが拡大パターンであると判明している場合、３
ライン分のデータによって拡大スムージングが行なえる
ことについて説明する。 これを説明するに当り、先に示した第１１図及び第１２
図を参照する。第１１図、第１２図は左下りの線の点接
触位置りの夫々右側、左側に単位面素人を付加する場合
を示しているが、いずれも３ライン分のデータを見るこ
とによって、斜めの線の点接触位置を検出している。こ
れは、ドツトパターンＤＰが拡大パターンであることが
判明しているため、２ラインで構成される倍画素Ｃのい
ずれかのラインのデータ（第１１図では下のラインのデ
ータ８１．８２．第１２図では上のラインのデータ８６
．８７　）を見ること罠よって、倍画素Ｃの有無が識別
できるからである。 コレに対し、拡大情報Ｍを用いないで拡大スムージング
を行なう場合、第１１図では現ラインＬｎ。 その２つ上のラインＬｎ−２，Ｌｎ−１、及び下のライ
ンＬｎ−Ｈのデータが必要となり、第１２図では現ライ
ンＬｎ　、そ・の：２つ下のラインＬｎ＋１　、Ｌｎ＋
２、及び上のラインＬｎ−１のデータが必要となる。即
ち、ドツトパターンＤＰが拡大パターンであるが、標準
パターンであるか判明していない場合には、拡大スムー
ジングのために５ライン分のデータが必要となってし言
う。 以上詳述したように、この実施例は、単位画素単位で画
素付加処理を行うものであるから、斜めの線が倍画素で
形成される場合であっても、線の輪郭を太く滑らかにす
ることができ、非常に見やすい線を得ることができる。 さらに機能ブロック内のドラトノ（ターンＤＰが拡大パ
ターンであるか否かを示す拡大情報Ｍを用いることによ
って、標準パターンと拡大）（ターンとが混在する場合
でも拡大スムージングを現ラインとその上下のラインの
計３ラインで行うことができ、回路規模を低減すること
ができる。また、拡大情報Ｍは従来未使用であった制御
信号ＣＣの１ビツトに割り当てているので、余分なメモ
リ空間を要しない０ なお、この実施例では拡大パターンでないとき即ち標準
パターンのときにはスムージング処理を行なわないが、
第９図に示した従来の標準）；ターンのスムージングデ
コーダ１１を設けて、標準ノ（ターンの場合にはこのス
ムージングデコーダ１１によって標準スムージング処理
を行なうように、拡大スムージングのスムージングデコ
ーダ１３０と切換えてもよい。この場合、パターンの種
類に応じてスムージングが行なえる利薇を有する。 また、この発明は倍画素で形成された斜めの線のスムー
ジング処理にのみ適用されるものではなく、単位画素よ
り大きい拡大画素で形成される線のスムージング処理一
般に適用可能で、この場合でも、従来の半画素を付加す
る処理よりも見やすい線を、より少ないラインのデータ
によって得ることができる。 さらに、この発明は文字放送システム例限定されるもの
ではなく、ビデオテックスシステム等にも適用できるも
のである。 〔発明の効果〕 本発明によれば、少ないライン数のデータによって、標
準パターンと混在した拡大パターンの斜め線の輪郭を太
く、滑らかに表示することが可能なので、回路規模を増
大させることがない。

【図面の簡単な説明】

第１図は本発明のスムージング処理装置に係る一実施例
を示す回路図、第２図はこの実施例の概要を示す回路図
、第３図は文字放送システムの表示画面の画素構成を示
す構成図、第４図、第６図は第２図に示す回路の動作を
説明するタイミングチャート、第５図は画像メモリの内
容を示すメモリマツプ、第７図はアドレススイッチが供
給するアドレスを示す説明図、第８図は第１図に示す実
施例の動作を説明するタイミングチャート、第９図はス
ムージングデコーダに対するデータ入力を説明するため
の図、第１０図は実施例のスムージング処理を説明する
だめの図、第１１図乃至第１４図はスムージングデコー
ダの動作を説明するための図、第１５図はスムージング
デコーダの詳細を示す回路図、第１６図は単位画素で構
成される斜めの線を示す図、第１７図は従来のスムージ
ング処理を示す図、第１８図はスムージング処理のだめ
の従来のデータ入力を示す図、第１９図は従来のスムー
ジング処理装置の構成を示す回路図、第ｍ図は従来の問
題を説明するだめの図である。 ＪＯ・・・画像メモリ、 ７１〜７４．８１〜８４・・ラッチ、 ８０・・・カラーコントロールデコーダ、９ｏ、９１９
．ＩＨシフトレジスタ１ ９２〜９４・・・並列直列変換器、 ９６．９７・・・スイッチ、 １００．１１０，１２０・・・シフトレジスタ、１３０
・・・スムージングデコーダ。 ｐｏｚ

Claims (1)

1. 【特許請求の範囲】 表示画面上の水平及び垂直方向の座標に対応したアドレ
   スでアクセスされるメモリ空間に、表示すべき画像デー
   タとして単位画素から構成される標準パターンと該単位
   画素を拡大した拡大画素から構成される拡大パターンが
   混在して格納される画像メモリと、 この画像メモリに格納された画像データが拡大パターン
   であるか否かを示す拡大情報を、該画像データが格納さ
   れたアドレスに対応したアドレスに格納する拡大情報メ
   モリと、 前記画像メモリから表示しようとするライン及びその上
   下の複数のラインの画像データと、該表示しようとする
   画像データに対応して前記拡大情報メモリから拡大情報
   を読み出すデータ読み出し手段と、 このデータ読み出し手段によって読み出された画像デー
   タが拡大パターンのとき、表示しようとする単位画素及
   びその周囲の複数の単位画素を前記拡大画素の一部を構
   成する単位画素として用い拡大画素の点接触によって形
   成される斜めの線の点接触位置に前記表示しようとする
   単位画素があれば、単位画素を表示すべきデータを出力
   するスムージング処理手段とを具備したことを特徴とす
   るスムージング処理装置。