JPH0465727A - デバッガ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［発明の技術分野］ 本発明はマイクロプロセッサ用のデバッガ（エミュレー
タ）に関する。

［従来技術及びその問題点コ 例えば第２図に示すような、標準バス２０１にメモリや
入出力制御装置等を搭載する標準バス接続ボード２０３
．２０５やプロセッサ・ボード２０７が接続されたマイ
クロプロセッサ応用システムのデバッグを行なう場合を
考える。従来技術においては、通常はそのシステムのプ
ロセッサ・ボード２０７からプロセッサを取り外して、
そのプロセッサ・ソケット２１１へデバッガ２１３（イ
ンサーキット・エミュレータ）を挿入していた。

しかしながら、よく知られているように、プロセッサの
高速化・複雑化により、このような使い方をするデバッ
ガは実現が困難になりつつある。

［発明の目的］ 本発明は、上述の従来技術の問題点を解消し、標準バス
（例えばＶＭＥバス）を用いたシステムのように、プロ
セッサ・ボードを含む複数枚のボードをバスに接続する
ことによって構成されるマイクロプロセッサ応用システ
ムに使用できる、高速プロセッサまで対応可能なデバッ
ガを提供することを目的とする。

［発明の概要］ 本発明の一実施例によれば、プロセッサ・ボードの代わ
りにバスに接続されてデバッグを行なうデバッガが提供
される。このデバッガは被試験マイクロプロセッサ応用
システムから見ればプロセッサ・ボードと同等の動作を
するが、これに加えて従来からあるインサーキット・エ
ミュレータと同等の動作も行なう。

このような構成を取れば、バス周波数は一般にプロセッ
サ・ボード上のプロセッサのピンに現われる信号の周波
数よりも低くなるので、高性能のマイクロプロセッサの
デバッガの設計・製造が比較的容易になる。

［実施例］ 第１図において、第２図に示す従来技術と同様、標準バ
ス１０１にはメモリや入出力制御装置その他を搭載する
各種の標準バス接続ボード１０３．１０５が接続されて
いる。

また、第１図に示されたシステムには、通常の使用状態
においては、従来と同様、第２図のプロセッサ・ボード
２０７と同様なプロセ・ンサ・ボード（図示せず）が接
続される。しかしながら、第１図に示すデバッグ状態に
おいては、そのようなプロセッサ・ボードの代わりに、
デバッグ機能付きのデバッグ・ボード１０７を接続する
。

デバッグ・ボード１０７の構成はいわゆるインサーキッ
ト・エミュレータと本質的に同じである。

相違点としては、インサーキット・エミュレータは第２
図に示すように被試験システムのプロセ・ンサ・ソケッ
トに接続されるのに対し、本発明に基づくデバッグ・ボ
ード１０７は標準バス１０１に接続されることである。

すなわち、デバッグを行なうに当って、従来技術におい
てはプロセッサという単位で置換していたのに対し、こ
こではもつと大きな単位であるプロセッサ・ボード単位
の置換を行なっている。

従って、ここまでの説明で当業者にとってはデバッグ・
ボード１０７の構成も明らかであろう。

しかし、念のため第１図に基づいて簡単な説明を与えて
おく。

デバッグ・ボード１０７には先ず、その内部回路と標準
バス１０１とのインターフェースを取るためのインター
フェース回路１０９が設けられている。ボード１０７内
には更に、通常の使用時にはボード１０７の代わりに標
準バス１０１に接続されることになっているプロセッサ
・ボードに搭載されているマイクロプロセッサと同等な
マイクロプロセッサおよび所要の周辺回路を含むプロセ
ッサ／周辺回路１１１、必要に応じてプロセッサを停止
させるなどの機能を有するプロセッサ制御回路１１３、
命令解析回路１１５、メモリ置き換え回路１１７などが
設けられている。言うまでもないことではあるが、これ
以外の回路をボード１０７上に設けてもよいし、あるい
はこれらの回路の内のあるものを欠いてもよい。

デバッグ機能を実現する上で必要であるが、リアルタイ
ムである必要がない部分等は、デバッグ・ボード１０７
とは別の装置、例えば周知のいわゆるマイクロプロセッ
サ開発システム１１９上に置かれ、ボード１０７との間
はケーブルなどで接続される。

このような構成により、従来のインサーキット・エミュ
レータを用いた場合とまったく同じ態様でデバッグを行
なうことができる。従って、デバッグ時の具体的な操作
等については、当業者には周知のため、ここでの説明は
省略する。

被試験システムとデバッガとのインターフェースがプロ
セッサのピン−プロセッサ・ソケットである従来の方式
では、プロセッサが直接取り扱う高い周波数の信号をそ
のインターフェースを介して入出力し、従ってデバッガ
内部でもそのような高い周波数の信号を処理する必要が
あった。この実施例では被試験システムとのインターフ
ェースが標準バス１０１であり、ここを通る信号の周波
数はプロセッサのピンに現われるものよりも一般に低い
。現代の高性能プロセッサは、処理速度を向上させるた
め、動作周波数を上げつつあり、従来方式でのデバッガ
の実現は困難になってきている。特に、縮小命令セット
・アーキテクチャ・プロセッサではこの問題は一層深刻
である。本発明は、被試験システムとデバッガとのイン
ターフェースを従来のものよりも信号周波数の低い箇所
に移すことにより、現在のまた将来出現するであろう高
速・高性能プロセッサにも充分対応できるデバッガを提
供可能である。また、産業界に広く普及している標準バ
スに対応する本発明のデバッガを提供すれば、従来技術
のインサーキット・エミュレータと比較してもそれほど
汎用性を失わない。

［発明の効果］ 以上詳細に説明したように、本発明によれば、極めて高
い周波数の信号を必要とするマイクロプロセッサのデバ
ッガの実現が容易になる。

【図面の簡単な説明】

第１図は本発明の実施例を概念的に説明するブロック図
、 第２図は従来技術の問題点を説明する図である。 １０１．２０１：標準バス １０３．１０５．２０３．２０５： 標準バス接続ボード １０７：デバッグ・ボード １０９：インターフェース回路 １１１：プロセッサ／周辺回路 １１３：プロセッサ制御回路 １１５：命令解析回路 １１７：メモリ置き換え回路 １１９：マイクロプロセッサ開発システム２０７：プロ
セッサ・ボード ２０９：周辺回路 ２１１：プロセッサ・ソケット ２１３：デバッガ

Claims (2)

【特許請求の範囲】
1. （１）プロセッサ・ボードを含む複数枚のボードをバス
   に接続することにより構成されるマイクロプロセッサ応
   用システムのためのデバッガにおいて、 前記プロセッサ・ボードの代わりに前記バスに接続され
   ることによりデバッグ動作を行なうことを特徴とするデ
   バッガ。
2. （２）請求項１記載のデバッガにおいて、 前記バスとのインターフェースと、 前記プロセッサ・ボード上のマイクロプロセッサと同等
   の動作が可能であるプロセッサ手段と、前記プロセッサ
   手段が実行する命令を解析する命令解析回路と、 前記プロセッサ手段が使用するメモリを置き換えるメモ
   リ置き換え手段とを含むことを特徴とするデバッガ。