JPH0465832A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH0465832A JPH0465832A JP2179134A JP17913490A JPH0465832A JP H0465832 A JPH0465832 A JP H0465832A JP 2179134 A JP2179134 A JP 2179134A JP 17913490 A JP17913490 A JP 17913490A JP H0465832 A JPH0465832 A JP H0465832A
- Authority
- JP
- Japan
- Prior art keywords
- metal
- metal layer
- bump
- resist
- wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/01—Manufacture or treatment
- H10W72/012—Manufacture or treatment of bump connectors, dummy bumps or thermal bumps
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概 要〕
バンプの形成方法および配線電極の形成方法に関し
バンプや配線電極の下部におけるバリアメタルがエツチ
ング時に侵食されるのを防止することを目的とし バンプの形成方法は、ウェーハ上に多数個形成された電
極パッド上に金属をメッキすることによって形成される
バンプの形成方法において、ウェーハ上に多数個形成さ
れた電極パッドを絶縁性のカバー膜で被覆し、′１を極
パッド部を開口する工程と、前記ウェーハの全面に、電
極パッドを構成する金属とバンプまたは配線電極を構成
する金属との相互拡散を防止するための第１金属層、お
よび該第１金属層とバンプまたは配線電極との密着性を
強化するための第２金属層を連続的に堆積してバリアメ
タルを形成する工程と、全面にレジストを塗布する工程
と、フォトリソグラフィ技術によって、バンプまたは配
線電極を形成すべき部分のレジストを除去して凹部を形
成する工程と、電界メッキ法によって、該凹部内にバン
プまたは配線電極を構成する金属をメッキ成長させて充
填する工程と、前記レジストを除去する工程と、全面に
第３金属層を堆積する工程と、前記第３金属層。
ング時に侵食されるのを防止することを目的とし バンプの形成方法は、ウェーハ上に多数個形成された電
極パッド上に金属をメッキすることによって形成される
バンプの形成方法において、ウェーハ上に多数個形成さ
れた電極パッドを絶縁性のカバー膜で被覆し、′１を極
パッド部を開口する工程と、前記ウェーハの全面に、電
極パッドを構成する金属とバンプまたは配線電極を構成
する金属との相互拡散を防止するための第１金属層、お
よび該第１金属層とバンプまたは配線電極との密着性を
強化するための第２金属層を連続的に堆積してバリアメ
タルを形成する工程と、全面にレジストを塗布する工程
と、フォトリソグラフィ技術によって、バンプまたは配
線電極を形成すべき部分のレジストを除去して凹部を形
成する工程と、電界メッキ法によって、該凹部内にバン
プまたは配線電極を構成する金属をメッキ成長させて充
填する工程と、前記レジストを除去する工程と、全面に
第３金属層を堆積する工程と、前記第３金属層。
並びに第２金属層および第１金属層から成るバリアメタ
ルのうち、バンプ以外の不要な部分をエツチングによっ
て除去する工程とを含むように構成し。
ルのうち、バンプ以外の不要な部分をエツチングによっ
て除去する工程とを含むように構成し。
配線電極の形成方法は、ウェーハ上に多数個形成された
下地配線層上に金属をメッキすることによって形成され
る配線電極の形成方法において。
下地配線層上に金属をメッキすることによって形成され
る配線電極の形成方法において。
ウェーハ上に多数個形成された下地配線層を絶縁性のカ
バー膜で被覆し、！極数り出し部を開口する工程と、前
記ウェーハの全面に、下地配線層を構成する金属とバン
プまたは配線電極を構成する金属との相互拡散を防止す
るための第１金属層。
バー膜で被覆し、！極数り出し部を開口する工程と、前
記ウェーハの全面に、下地配線層を構成する金属とバン
プまたは配線電極を構成する金属との相互拡散を防止す
るための第１金属層。
および該第１金属層とバンプまたは配線電極との密着性
を強化するための第２金属層を連続的に堆積してバリア
メタルを形成する工程と、全面にレジストを塗布する工
程と、フォトリソグラフィ技術によって、バンプまたは
配線電極を形成すべき部分のレジストを除去して凹部を
形成する工程と。
を強化するための第２金属層を連続的に堆積してバリア
メタルを形成する工程と、全面にレジストを塗布する工
程と、フォトリソグラフィ技術によって、バンプまたは
配線電極を形成すべき部分のレジストを除去して凹部を
形成する工程と。
電界メッキ法によって、該凹部内にバンプまたは配線電
極を構成する金属をメッキ成長させて充填する工程と、
前記レジストを除去する工程と、全面に第３金属層を堆
積する工程と、前記第３金属層、並びに第２金属層およ
び第１金属層から成るバリアメタルのうち、配線電極以
外の不要な部分をエツチングによって除去する工程とを
含むように構成する。
極を構成する金属をメッキ成長させて充填する工程と、
前記レジストを除去する工程と、全面に第３金属層を堆
積する工程と、前記第３金属層、並びに第２金属層およ
び第１金属層から成るバリアメタルのうち、配線電極以
外の不要な部分をエツチングによって除去する工程とを
含むように構成する。
Ｃ産業上の利用分野〕
本発明は、半導体装置の製造方法、特にバンプの形成方
法および配線電極の形成方法に関する。
法および配線電極の形成方法に関する。
近年、半導体集積回路装置においては、高速化。
高密度化が要求されるのに伴って、 Ｔ Ａ Ｂ （Ｔ
ａｐｅＡｕｔｏ＋＊ａｔｅｄ Ｂｏｎｄｉｎｇ）方式の
利用が増加する傾向にある。
ａｐｅＡｕｔｏ＋＊ａｔｅｄ Ｂｏｎｄｉｎｇ）方式の
利用が増加する傾向にある。
このため、半導体ウェーハ上に形成されるバンプについ
ても、高密度化の要求が高まり、バンプピッチは狭くな
る一方である。
ても、高密度化の要求が高まり、バンプピッチは狭くな
る一方である。
また、半導体ウェーハ上にメッキによって形成される配
線のピンチも狭くすることが望まれている。
線のピンチも狭くすることが望まれている。
第９図〜第１５図は、従来のバンプ形成方法の各工程を
示す図である。
示す図である。
以下、工程順に説明する。
（工程１．第９図参照）
ウェーハ１１上に多数個形成された電極パ・ンド１２を
含む配線層を絶縁性のカバー膜１３で被覆し、電極パッ
ド部を開口する。
含む配線層を絶縁性のカバー膜１３で被覆し、電極パッ
ド部を開口する。
（工程２．第１０図参照）
全面に、電極パッド１２を構成する金属とバンプを構成
する金属との相互拡散を防止するための第１金属層１４
を堆積する。
する金属との相互拡散を防止するための第１金属層１４
を堆積する。
（工程３．第１１図参照）
全面に、第１金属層１４とバンプとの密着性を強化する
ための第２金属層１５を堆積する。
ための第２金属層１５を堆積する。
第１金属層１４および第２金属層１５とでバリアメタル
が構成される。
が構成される。
（工程４．第１２図参照）
全面にレジスト１６を塗布する。
フォトリソグラフィ技術によって、バンプを形成すべき
部分のレジスト１６を除去して凹部を形成する。
部分のレジスト１６を除去して凹部を形成する。
（工程５．第１３図参照）
電界メッキ法によって、凹部内にバンプ金属１７をメッ
キ成長させて充填する。
キ成長させて充填する。
（工程６．第１４図参照）
レジスト１６を除去する。
（工程７、第１５図参照）
第２金属層１５および第１金属層１４から成るバリアメ
タルのうち、バンプ１７以外の不要な部分をエツチング
によって除去する。
タルのうち、バンプ１７以外の不要な部分をエツチング
によって除去する。
以上の各工程を経て、ウェーハ上に設けられた電極パッ
ド１２上にバンプ１７が形成される。
ド１２上にバンプ１７が形成される。
通常、バリアメタルを構成する第２金属層１５にはｐｔ
やＰｄなとの貴金属を用い、バンプ金属１７にはＡｕを
用いる。
やＰｄなとの貴金属を用い、バンプ金属１７にはＡｕを
用いる。
そして、上記の工程７（第１５図）において。
第２金属層１５および第１金属層１４から成るバリアメ
タルのうち、バンプ１７以外の不要な部分をエツチング
によって除去する際にウェットエツチングを用いる。
タルのうち、バンプ１７以外の不要な部分をエツチング
によって除去する際にウェットエツチングを用いる。
その場合、第２金属層１５はバンプ金属１７と直に接し
ているので、ウェットエツチングの際に。
ているので、ウェットエツチングの際に。
第２金属層１５を構成する金属とバンプ金属１７とのイ
オン化傾向の相違から、“電池効果”が起こり、バンプ
金属１７の下部で２図中Ａで示すように、バリアメタル
（第２金属層１５／第１金属層１４）を侵食するエツチ
ングが進行する。
オン化傾向の相違から、“電池効果”が起こり、バンプ
金属１７の下部で２図中Ａで示すように、バリアメタル
（第２金属層１５／第１金属層１４）を侵食するエツチ
ングが進行する。
バリアメタルの侵食が激しくなると、ウェーハ１１上に
設けられた電極パッド１２までエツチングしてしまい、
バンプとして全く役立たなくなってしまう、という問題
が生じる。
設けられた電極パッド１２までエツチングしてしまい、
バンプとして全く役立たなくなってしまう、という問題
が生じる。
この問題に対する一つの解決策として、カバー膜１３を
バリアメタルを侵食するエツチングが電極パッド１２ま
で及ばない範囲まで延長することが考えられる。しかし
、この方法では電極パッドを小さく形成することができ
なくなると共に電極パッド間のピンチを狭くすることが
できなくなる。
バリアメタルを侵食するエツチングが電極パッド１２ま
で及ばない範囲まで延長することが考えられる。しかし
、この方法では電極パッドを小さく形成することができ
なくなると共に電極パッド間のピンチを狭くすることが
できなくなる。
すなわち、バンプの高密度化を阻害する。という新たな
問題が生じる。
問題が生じる。
本発明は、上記の問題点を解決して、バンプや配線電極
の下部におけるバリアメタルがエツチング時に侵食され
るのを防止した。半導体装置の製造方法、特にバンプの
形成方法および配線電極の形成方法を提供することを目
的とする。
の下部におけるバリアメタルがエツチング時に侵食され
るのを防止した。半導体装置の製造方法、特にバンプの
形成方法および配線電極の形成方法を提供することを目
的とする。
上記の目的を達成するために１本発明に係る半導体製造
装置の製造方法は２次のように構成する。
装置の製造方法は２次のように構成する。
（バンプの形成方法）
ウェーハ上に多数個形成された電極パッド上に金属をメ
ッキすることによって形成されるバンプの形成方法にお
いて、ウェーハ上に多数個形成された電極パッドを絶縁
性のカバー膜で被覆し、電極パッド部を開口する工程と
、前記ウェーハの全面に、を極パッドを構成する金属と
バンプまたは配線電極を構成する金属との相互拡散を防
止するための第１金属層、および該第１金属層とノ＼ン
プまたは配線電極との密着性を強化するための第２金属
層を連続的に堆積してバリアメタルを形成する工程と、
全面にレジストを塗布する工程と、フォトリソグラフィ
技術によって、バンプまたは配線電極を形成すべき部分
のレジストを除去して凹部を形成する工程と、電界メッ
キ法によって、該凹部内にバンプまたは配線電極を構成
する金属をメッキ成長させて充填する工程と、前記レジ
ストを除去する工程と、全面に第３金属層を堆積する工
程と、前記第３金属層、並びに第２金属層および第１金
属層から成るバリアメタルのうち、バンプ以外の不要な
部分をエツチングによって除去する工程とを含むように
構成する。
ッキすることによって形成されるバンプの形成方法にお
いて、ウェーハ上に多数個形成された電極パッドを絶縁
性のカバー膜で被覆し、電極パッド部を開口する工程と
、前記ウェーハの全面に、を極パッドを構成する金属と
バンプまたは配線電極を構成する金属との相互拡散を防
止するための第１金属層、および該第１金属層とノ＼ン
プまたは配線電極との密着性を強化するための第２金属
層を連続的に堆積してバリアメタルを形成する工程と、
全面にレジストを塗布する工程と、フォトリソグラフィ
技術によって、バンプまたは配線電極を形成すべき部分
のレジストを除去して凹部を形成する工程と、電界メッ
キ法によって、該凹部内にバンプまたは配線電極を構成
する金属をメッキ成長させて充填する工程と、前記レジ
ストを除去する工程と、全面に第３金属層を堆積する工
程と、前記第３金属層、並びに第２金属層および第１金
属層から成るバリアメタルのうち、バンプ以外の不要な
部分をエツチングによって除去する工程とを含むように
構成する。
（配線電極の形成方法）
ウェーハ上に多数個形成された下地配線層上に金属をメ
ッキすることによって形成される配線電極の形成方法に
おいて、ウェーハ上に多数個形成された下地配線層を絶
縁性のカバー膜で被覆し。
ッキすることによって形成される配線電極の形成方法に
おいて、ウェーハ上に多数個形成された下地配線層を絶
縁性のカバー膜で被覆し。
電極取り出し部を開口する工程と、前記ウェーハの全面
に、下地配線層を構成する金属とバンプまたは配線電極
を構成する金属との相互拡散を防止するための第１金属
層、および該第１金属層とバンプまたは配線電極との密
着性を強化するための第２金属層を連続的に堆積してバ
リアメタルを形成する工程と、全面にレジストを塗布す
る工程と。
に、下地配線層を構成する金属とバンプまたは配線電極
を構成する金属との相互拡散を防止するための第１金属
層、および該第１金属層とバンプまたは配線電極との密
着性を強化するための第２金属層を連続的に堆積してバ
リアメタルを形成する工程と、全面にレジストを塗布す
る工程と。
フォトリソグラフィ技術によって、バンプまたは配線電
極を形成すべき部分のレジストを除去して凹部を形成す
る工程と、電界メッキ法によって。
極を形成すべき部分のレジストを除去して凹部を形成す
る工程と、電界メッキ法によって。
該凹部内にバンプまたは配線電極を構成する金属をメッ
キ成長させて充填する工程と、前記レジストを除去する
工程と、全面に第３金属層を堆積する工程と、前記第３
金属層、並びに第２金属層および第１金属層から成るバ
リアメタルのうち、配線電極以外の不要な部分をエツチ
ングによって除去する工程とを含むように構成する。
キ成長させて充填する工程と、前記レジストを除去する
工程と、全面に第３金属層を堆積する工程と、前記第３
金属層、並びに第２金属層および第１金属層から成るバ
リアメタルのうち、配線電極以外の不要な部分をエツチ
ングによって除去する工程とを含むように構成する。
本発明に係る半導体装置の製造方法を１本発明の一実施
例製造方法を示す第１図〜第８図を藉りて説明する。
例製造方法を示す第１図〜第８図を藉りて説明する。
以下の説明では、ウェーハ上に設けられた電極パッド上
に形成されたバンプを対象とするが、ウェーハ上に設け
られた下地配線層上に形成された配線電極についても同
様である。
に形成されたバンプを対象とするが、ウェーハ上に設け
られた下地配線層上に形成された配線電極についても同
様である。
１）工程１．第１図参照
ウェーハ１上に多数個形成された電極パッド２を含む配
線層を絶縁性のカバー膜３で被覆し、電極パッド部を開
口する。
線層を絶縁性のカバー膜３で被覆し、電極パッド部を開
口する。
２）工程２．第２図参照
ウェーハの全面に、電極パッド２を構成する金属とバン
プを構成する金属との相互拡散を防止するための第１金
属層４を堆積する。
プを構成する金属との相互拡散を防止するための第１金
属層４を堆積する。
３）工程３．第３図参照
全面に、第１金属層４とバンプとの密着性を強化するた
めの第２金属層５を堆積する。
めの第２金属層５を堆積する。
第１金属層４および第２金属層５でバリアメタルを構成
する。
する。
４）工程４．第４図参照
全面にレジスト６を塗布した後、フォトリソグラフィ技
術によって、バンプを形成すべき部分のレジスト６を除
去して凹部を形成する。
術によって、バンプを形成すべき部分のレジスト６を除
去して凹部を形成する。
５）工程５．第５図参照
レジスト６で囲まれたバンプを形成すべき凹部内に、電
界メッキによってバンプ金属７を充填する。
界メッキによってバンプ金属７を充填する。
６）工程６．第６図参照
レジスト６を除去する。
７）工程７．第７図参照
全面に第３金属層８を堆積する。
８）工程８．第８図参照
第３金属層８．並びに第２金属層５および第１金属層４
から成るバリアメタルのうち、バンプ以外の不要な部分
をエツチングによって除去する。
から成るバリアメタルのうち、バンプ以外の不要な部分
をエツチングによって除去する。
以上の各工程を経て、電極パッド２上にバンプが形成さ
れる。
れる。
本発明に係る半導体装置の製造方法では、工程７（第７
図）において、バンプ金属７を第３金属層８によって被
覆している。こうすることによって、工程８において、
バリアメタルをウェットエツチングする時に、バリアメ
タルを構成する第２金属層５とバンプ金属７とがメッキ
液中で直に接することがなくなるので、従来例のように
、第２金属層５とバンプ金属７との間で“電池効果”が
生じることがなく、バリアメタルが侵食されることがな
くなる。
図）において、バンプ金属７を第３金属層８によって被
覆している。こうすることによって、工程８において、
バリアメタルをウェットエツチングする時に、バリアメ
タルを構成する第２金属層５とバンプ金属７とがメッキ
液中で直に接することがなくなるので、従来例のように
、第２金属層５とバンプ金属７との間で“電池効果”が
生じることがなく、バリアメタルが侵食されることがな
くなる。
［実 施 例］
第１図〜第８図は２本発明に係る半導体装置の製造方法
の一実施例の各工程を示す図である。
の一実施例の各工程を示す図である。
以下の説明では、ウェーハ上に設けられた電極パッド上
に形成されたバンプを対象とするが、ウェーハ上に設け
られた下地配線層上に形成された配線電極についても同
様である。
に形成されたバンプを対象とするが、ウェーハ上に設け
られた下地配線層上に形成された配線電極についても同
様である。
１）工程１．第１図参照
ウェーハ１上に多数個形成された。アルミニウム電極パ
ッド２を含む配線層を９例えばＰＳＧ。
ッド２を含む配線層を９例えばＰＳＧ。
５１３Ｎ４．ポリイミドなどから成る絶縁性のカバー膜
３で被覆しｌ極パッド部を開口する。
３で被覆しｌ極パッド部を開口する。
２）工程２．第２図参照
ウェーハ１の全面に、電極パッド２を構成するアルミニ
ウムとバンプを構成するＡｕとの相互拡散を防止するた
めに、ＴｉやＣｒなどから成る第１金属層４を堆積する
。
ウムとバンプを構成するＡｕとの相互拡散を防止するた
めに、ＴｉやＣｒなどから成る第１金属層４を堆積する
。
３）工程３．第３図参照
全面に、第１金属層４とＡｕバンプとの密着性を強化す
るために、Ｐｔ、Ｐｄなどから成る第２金属層５を堆積
する。
るために、Ｐｔ、Ｐｄなどから成る第２金属層５を堆積
する。
第１金属層４および第２金属層５でバリアメタルが構成
される。
される。
４）工程４．第４図参照
全面にレジスト６を塗布した後、フォトリソグラフィ技
術によって、バンプを形成すべき部分のレジスト６を除
去して凹部を形成する。
術によって、バンプを形成すべき部分のレジスト６を除
去して凹部を形成する。
５）工程５．第５図参照
レジスト６で囲まれたバンプを形成すべき凹部内にｌ界
メンキによってバンプ金属７としてＡＵを充填する。
メンキによってバンプ金属７としてＡＵを充填する。
６）工程６．第６図参照
レジスト６を除去する。
７）工程７．第７図参照
全面に、メッキ金属７としてのＡｕと３５０°Ｃ〜４０
０°Ｃに加熱して行うＩＬＢ（インナーリードポンディ
ング）の際に反応する１例えばＳｎ。
０°Ｃに加熱して行うＩＬＢ（インナーリードポンディ
ング）の際に反応する１例えばＳｎ。
Ｃｕ、Ｎｉなどから成る第３金属層８を、無電界メッキ
法、を界メッキ法、蒸着法、スパッタ法などによって、
堆積する。
法、を界メッキ法、蒸着法、スパッタ法などによって、
堆積する。
８）工程８．第８図参照
第３金属層８．並びに第２金属層５および第１金属層４
から成るバリアメタルのうち、バンプ以外の不要な部分
をウェットエツチングによって除去する。
から成るバリアメタルのうち、バンプ以外の不要な部分
をウェットエツチングによって除去する。
以上の各工程を経て、アルミニウム電極パッド２上にＡ
ｕバンブ７が形成される。
ｕバンブ７が形成される。
本実施例の半導体装置の製造方法では、工程７（第７図
）において、Ａｕバンプ７とＩＬＢ時に反応する。Ｓｎ
、Ｃｕ、Ｎｉなどの金属から成る第３金属層８によって
被覆している。こうすることによって、工程８（第８図
）において バリアメタルをウェットエツチングする時
に、バリアメタルを構成する第２金属層５とＡｕバンプ
７とがメッキ液中で直に接することがなくなるので、第
２金属層５とＡｕバンブ７との間で゛電池効果゛。
）において、Ａｕバンプ７とＩＬＢ時に反応する。Ｓｎ
、Ｃｕ、Ｎｉなどの金属から成る第３金属層８によって
被覆している。こうすることによって、工程８（第８図
）において バリアメタルをウェットエツチングする時
に、バリアメタルを構成する第２金属層５とＡｕバンプ
７とがメッキ液中で直に接することがなくなるので、第
２金属層５とＡｕバンブ７との間で゛電池効果゛。
が生しることがなく、バリアメタルが侵食されることが
なくなる。
なくなる。
バンプ金１ｉ７を被覆する第３金属層８には バンプ金
属７とＩＬＢ時の加熱温度で反応する金属を用いている
ので、ＩＬＢ工程において バンプ７とインナーリード
との接着は容易に行うことができる。
属７とＩＬＢ時の加熱温度で反応する金属を用いている
ので、ＩＬＢ工程において バンプ７とインナーリード
との接着は容易に行うことができる。
本発明によれば、バンプまたは配線電極とバリアメタル
とを直接接触させることなく、バリアメタルのウェット
エツチングを行うことが可能となるので、バンプ下部ま
たは配線電極下部におけるバリアメタルの侵食エツチン
グの進行を抑制することができる。
とを直接接触させることなく、バリアメタルのウェット
エツチングを行うことが可能となるので、バンプ下部ま
たは配線電極下部におけるバリアメタルの侵食エツチン
グの進行を抑制することができる。
この結果、バンプサイズの縮小およびバンプピッチの縮
小が可能となり、また、配線電極の幅の縮小および配線
ピッチの縮小が可能となるので。
小が可能となり、また、配線電極の幅の縮小および配線
ピッチの縮小が可能となるので。
半導体集積回路装置を高密度化することができる。
第１図〜第８図は本発明の一実施例製造方法の各工程を
示す図 第９図〜第１５図は従来例の各工程を示す図である。 第１図〜第８図において １：ウェーハ ２：電極パッド ３：カバー膜 ４：第１金属層 ５：第２金属層 ６：レジスト ７：バンプ金属 ８：第３金属層 第８図
示す図 第９図〜第１５図は従来例の各工程を示す図である。 第１図〜第８図において １：ウェーハ ２：電極パッド ３：カバー膜 ４：第１金属層 ５：第２金属層 ６：レジスト ７：バンプ金属 ８：第３金属層 第８図
Claims (2)
- （１）ウェーハ上に多数個形成された電極パッド上に金
属をメッキすることによって形成されるバンプの形成方
法において、 ウェーハ上に多数個形成された電極パッドを含む配線層
を絶縁性のカバー膜で被覆し、電極パッド部を開口する
工程と、 前記ウェーハの全面に、電極パッドを構成する金属とバ
ンプを構成する金属との相互拡散を防止するための第１
金属層、および該第１金属層とバンプとの密着性を強化
するための第２金属層を連続的に堆積してバリアメタル
を形成する工程と、全面にレジストを塗布する工程と、 フォトリソグラフィ技術によって、バンプを形成すべき
部分のレジストを除去して凹部を形成する工程と、 電界メッキ法によって、該凹部内にバンプ金属をメッキ
成長させて充填する工程と、 前記レジストを除去する工程と、 全面に第３金属層を堆積する工程と、 前記第３金属層、並びに第２金属層および第１金属層か
ら成るバリアメタルのうち、バンプ以外の不要な部分を
エッチングによって除去する工程とを含むことを特徴と
する半導体装置の製造方法。 - （２）ウェーハ上に多数個形成された下地配線層上に金
属をメッキすることによって形成される配線電極の形成
方法において、 ウェーハ上に多数個形成された下地配線層を絶縁性のカ
バー膜で被覆し、電極取り出し部を開口する工程と、 前記ウェーハの全面に、下地配線層を構成する金属と配
線電極を構成する金属との相互拡散を防止するための第
１金属層、および該第１金属層と配線電極との密着性を
強化するための第２金属層を連続的に堆積してバリアメ
タルを形成する工程と、 全面にレジストを塗布する工程と、 フォトリソグラフィ技術によって、配線電極を形成すべ
き部分のレジストを除去して凹部を形成する工程と、 電界メッキ法によって、該凹部内に配線電極を構成する
金属をメッキ成長させて充填する工程と、前記レジスト
を除去する工程と、 全面に第３金属層を堆積する工程と、 前記第３金属層、並びに第２金属層および第１金属層か
ら成るバリアメタルのうち、配線電極以外の不要な部分
をエッチングによって除去する工程 とを含むことを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2179134A JPH0465832A (ja) | 1990-07-06 | 1990-07-06 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2179134A JPH0465832A (ja) | 1990-07-06 | 1990-07-06 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0465832A true JPH0465832A (ja) | 1992-03-02 |
Family
ID=16060582
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2179134A Pending JPH0465832A (ja) | 1990-07-06 | 1990-07-06 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0465832A (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06112213A (ja) * | 1992-08-31 | 1994-04-22 | Internatl Business Mach Corp <Ibm> | エッチング処理方法 |
| WO2002027786A1 (en) * | 2000-09-25 | 2002-04-04 | Ibiden Co., Ltd. | Semiconductor element, method of manufacturing semiconductor element, multi-layer printed circuit board, and method of manufacturing multi-layer printed circuit board |
| US6547974B1 (en) * | 1995-06-27 | 2003-04-15 | International Business Machines Corporation | Method of producing fine-line circuit boards using chemical polishing |
| WO2006070808A1 (ja) * | 2004-12-28 | 2006-07-06 | Rohm Co., Ltd. | 半導体チップおよびその製造方法、半導体チップの電極構造およびその形成方法、ならびに半導体装置 |
| JP2006186279A (ja) * | 2004-12-28 | 2006-07-13 | Rohm Co Ltd | 半導体チップおよびそれを用いた半導体装置、ならびに半導体チップの製造方法 |
| US7435910B2 (en) | 2000-02-25 | 2008-10-14 | Ibiden Co., Ltd. | Multilayer printed circuit board |
-
1990
- 1990-07-06 JP JP2179134A patent/JPH0465832A/ja active Pending
Cited By (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06112213A (ja) * | 1992-08-31 | 1994-04-22 | Internatl Business Mach Corp <Ibm> | エッチング処理方法 |
| US6547974B1 (en) * | 1995-06-27 | 2003-04-15 | International Business Machines Corporation | Method of producing fine-line circuit boards using chemical polishing |
| US7842887B2 (en) | 2000-02-25 | 2010-11-30 | Ibiden Co., Ltd. | Multilayer printed circuit board |
| US8438727B2 (en) | 2000-02-25 | 2013-05-14 | Ibiden Co., Ltd. | Multilayer printed circuit board and multilayer printed circuit board manufacturing method |
| US8186045B2 (en) | 2000-02-25 | 2012-05-29 | Ibiden Co., Ltd. | Multilayer printed circuit board and multilayer printed circuit board manufacturing method |
| US7435910B2 (en) | 2000-02-25 | 2008-10-14 | Ibiden Co., Ltd. | Multilayer printed circuit board |
| US7999387B2 (en) | 2000-09-25 | 2011-08-16 | Ibiden Co., Ltd. | Semiconductor element connected to printed circuit board |
| US7852634B2 (en) | 2000-09-25 | 2010-12-14 | Ibiden Co., Ltd. | Semiconductor element, method of manufacturing semiconductor element, multi-layer printed circuit board, and method of manufacturing multi-layer printed circuit board |
| US7855342B2 (en) | 2000-09-25 | 2010-12-21 | Ibiden Co., Ltd. | Semiconductor element, method of manufacturing semiconductor element, multi-layer printed circuit board, and method of manufacturing multi-layer printed circuit board |
| US7893360B2 (en) | 2000-09-25 | 2011-02-22 | Ibiden Co., Ltd. | Semiconductor element, method of manufacturing semiconductor element, multi-layer printed circuit board, and method of manufacturing multi-layer printed circuit board |
| US7908745B2 (en) | 2000-09-25 | 2011-03-22 | Ibiden Co., Ltd. | Method of manufacturing multi-layer printed circuit board |
| WO2002027786A1 (en) * | 2000-09-25 | 2002-04-04 | Ibiden Co., Ltd. | Semiconductor element, method of manufacturing semiconductor element, multi-layer printed circuit board, and method of manufacturing multi-layer printed circuit board |
| US7956460B2 (en) | 2004-12-28 | 2011-06-07 | Rohm Co., Ltd. | Semiconductor chip and method for manufacturing same, electrode structure of semiconductor chip and method for forming same, and semiconductor device |
| JP2006186279A (ja) * | 2004-12-28 | 2006-07-13 | Rohm Co Ltd | 半導体チップおよびそれを用いた半導体装置、ならびに半導体チップの製造方法 |
| WO2006070808A1 (ja) * | 2004-12-28 | 2006-07-06 | Rohm Co., Ltd. | 半導体チップおよびその製造方法、半導体チップの電極構造およびその形成方法、ならびに半導体装置 |
| US8269347B2 (en) | 2004-12-28 | 2012-09-18 | Rohm Co., Ltd. | Semiconductor chip, electrode structure therefor and method for forming same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5492235A (en) | Process for single mask C4 solder bump fabrication | |
| JP2785338B2 (ja) | 半導体装置の製造方法 | |
| JPH0513418A (ja) | 半導体装置およびその製造方法 | |
| JPH0465832A (ja) | 半導体装置の製造方法 | |
| JPH02253628A (ja) | 半導体装置の製造方法 | |
| JPS636850A (ja) | 電子部品の製造方法 | |
| JPH0697663B2 (ja) | 半導体素子の製造方法 | |
| EP0547815B1 (en) | Pseudo-electroless, followed by electroless, metallization of nickel on metallic wires, as for semiconductor chip-to-chip interconnections | |
| JP3685645B2 (ja) | 半導体装置の製造方法 | |
| JPS61225839A (ja) | バンプ電極の形成方法 | |
| JP3506686B2 (ja) | 半導体装置の製造方法 | |
| JPH04217323A (ja) | 半導体装置用バンプ電極の製造方法 | |
| JP3308882B2 (ja) | 半導体装置の電極構造の製造方法 | |
| JPH01238044A (ja) | 半導体装置 | |
| JPH03101233A (ja) | 電極構造及びその製造方法 | |
| JPH0684919A (ja) | フリップチップ形半導体装置のフェイスダウンボンディング用バンプ電極及びその作製方法 | |
| JP2004510351A (ja) | ハンダ継手用障壁層の形成方法 | |
| JPH01166542A (ja) | 半導体装置の製造方法 | |
| KR950009887B1 (ko) | 반도체 소자의 범프 제조방법 | |
| JPS63289845A (ja) | 半導体装置の製造方法 | |
| JPS6059742B2 (ja) | 半導体装置およびその製造方法 | |
| JPH03268431A (ja) | 半導体装置のウェハバンプ形成方法 | |
| JPS58192351A (ja) | 半導体装置の製造方法 | |
| JPH0352236A (ja) | 半導体装置の製造方法 | |
| JPH04279031A (ja) | 半導体装置の製造方法 |