JPH0466101B2 - - Google Patents
Info
- Publication number
- JPH0466101B2 JPH0466101B2 JP60005412A JP541285A JPH0466101B2 JP H0466101 B2 JPH0466101 B2 JP H0466101B2 JP 60005412 A JP60005412 A JP 60005412A JP 541285 A JP541285 A JP 541285A JP H0466101 B2 JPH0466101 B2 JP H0466101B2
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- emitter
- collector
- base
- wiring layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D64/00—Electrodes of devices having potential barriers
- H10D64/60—Electrodes characterised by their materials
Landscapes
- Bipolar Transistors (AREA)
- Semiconductor Integrated Circuits (AREA)
- Bipolar Integrated Circuits (AREA)
Description
【発明の詳細な説明】
（技術分野）
本発明は、多結晶半導体層を用いて電極及び配
線層を形成しているバイポーラトランジスタに係
わる。
線層を形成しているバイポーラトランジスタに係
わる。
（従来技術）
従来の多結晶半導体層を用いた多くの半導体装
置に於いてその多結晶半導体層は、１：拡散ー
ス、２：配線引き出し電極、３：配線層としての
３機能を果していた。
置に於いてその多結晶半導体層は、１：拡散ー
ス、２：配線引き出し電極、３：配線層としての
３機能を果していた。
例えば多結晶半導体層を用いたバイポーラトラ
ンジスタの場合を第１図に示す。第１図は以下に
述べる如くして形成される。半導体基板１に埋込
み層２、ｎ型エピタキシヤル層３、絶縁領域４を
形成する。次に選択酸化してコレクタとなる第１
の領域、ベース及びエミツタとなる第２の領域を
形成し、該第２の領域にｐ型不純物を拡散又はイ
オン注入する。次に、全面に多結晶半導体層を設
け、選択酸化しベース，エミツタ，コレクタの引
き出し配線を形成し、多結晶半導体層を通してベ
ースの一部にｐ型不純物を、エミツタ，コレクタ
にｎ型不純物を拡散して各電極部を形成し、多結
晶半導体層を拡散ソース、配線引出し電極、及び
配線層として用いている。
ンジスタの場合を第１図に示す。第１図は以下に
述べる如くして形成される。半導体基板１に埋込
み層２、ｎ型エピタキシヤル層３、絶縁領域４を
形成する。次に選択酸化してコレクタとなる第１
の領域、ベース及びエミツタとなる第２の領域を
形成し、該第２の領域にｐ型不純物を拡散又はイ
オン注入する。次に、全面に多結晶半導体層を設
け、選択酸化しベース，エミツタ，コレクタの引
き出し配線を形成し、多結晶半導体層を通してベ
ースの一部にｐ型不純物を、エミツタ，コレクタ
にｎ型不純物を拡散して各電極部を形成し、多結
晶半導体層を拡散ソース、配線引出し電極、及び
配線層として用いている。
第２図、第３図は第１図で示した多結晶半導体
層を用いたバイポーラトランジスタの平面図であ
る。第２図は回路構成に使用している第１のトラ
ンジスタ・パターンであり、多結晶半導体層を通
してベースの一部にｐ型不純物、エミツタ及びコ
レクタの一部にｎ型不純物を選択的に添加してい
る（図中に於いて１２はコレクタ窓、１３はｐ型
領域である）。
層を用いたバイポーラトランジスタの平面図であ
る。第２図は回路構成に使用している第１のトラ
ンジスタ・パターンであり、多結晶半導体層を通
してベースの一部にｐ型不純物、エミツタ及びコ
レクタの一部にｎ型不純物を選択的に添加してい
る（図中に於いて１２はコレクタ窓、１３はｐ型
領域である）。
ところで良好なトランジスタ特性を得る為には
エミツタ形成の際トランジスタの特性をモニタし
つつエミツタを形成する必要がある。第３図はそ
の為のトランジスタ特性モニタ用の第２のトラン
ジスタである。該パターンの引き出し配線層の終
端は50μm×50μm程度のチエツク端子を設けてお
り、該チエツク端子にチエツク探針を置いて特性
をチエツクする為ベース、エミツタ及びコレクタ
引き出し配線層全面にｐ型及びｎ型の不純物を添
加する必要がある。
エミツタ形成の際トランジスタの特性をモニタし
つつエミツタを形成する必要がある。第３図はそ
の為のトランジスタ特性モニタ用の第２のトラン
ジスタである。該パターンの引き出し配線層の終
端は50μm×50μm程度のチエツク端子を設けてお
り、該チエツク端子にチエツク探針を置いて特性
をチエツクする為ベース、エミツタ及びコレクタ
引き出し配線層全面にｐ型及びｎ型の不純物を添
加する必要がある。
結果的に、第１のトランジスタと第２のトラン
ジスタでは多結晶半導体層上より不純物を添加し
ている領域に差が生じ、第２図の第１のトランジ
スタではコレクタ窓１２の近辺の多結晶半導体層
であるコレクタ電極１４から不純物を添加してい
ない多結晶半導体層であるコレクタ配線層１７内
に不純物の一部が拡散するので、その分コレクタ
窓１２からｎ型エピタキシヤル層３への不純物１
０が少なくなり浅いコレクタ接合が形成される。
一方第３図の第２のタランジスタでは多結晶半導
体層全面に不純物を添加している為、前述の事が
なく深いコレクター接合が形成される。その結
果、第２のトランジスタの特性は第１のトランジ
スタの特性と一致せず、特性チエツク用モニタと
しての機能を充分に発揮できずバイポーラトラン
ジスタ内のトランジスタ諸特性をコントロールす
る事が困難であつた。更に、歩留の向上にも支障
をきたしていた。
ジスタでは多結晶半導体層上より不純物を添加し
ている領域に差が生じ、第２図の第１のトランジ
スタではコレクタ窓１２の近辺の多結晶半導体層
であるコレクタ電極１４から不純物を添加してい
ない多結晶半導体層であるコレクタ配線層１７内
に不純物の一部が拡散するので、その分コレクタ
窓１２からｎ型エピタキシヤル層３への不純物１
０が少なくなり浅いコレクタ接合が形成される。
一方第３図の第２のタランジスタでは多結晶半導
体層全面に不純物を添加している為、前述の事が
なく深いコレクター接合が形成される。その結
果、第２のトランジスタの特性は第１のトランジ
スタの特性と一致せず、特性チエツク用モニタと
しての機能を充分に発揮できずバイポーラトラン
ジスタ内のトランジスタ諸特性をコントロールす
る事が困難であつた。更に、歩留の向上にも支障
をきたしていた。
（発明の目的）
本発明の目的は、前記問題点に鑑みてなされた
もので回路構成に使用している第１のトランジス
タがトランジスタ特性モニタ用の第２のトランジ
スタと同一の特性を得る事のできるバイポーラト
ランジスタを提供する事にある。
もので回路構成に使用している第１のトランジス
タがトランジスタ特性モニタ用の第２のトランジ
スタと同一の特性を得る事のできるバイポーラト
ランジスタを提供する事にある。
（発明の構成）
本発明によれば、同一層の多結晶半導体層を選
択的に除去して形成されたエミツタ電極、コレク
タ電極、ベース電極、エミツタ配線層、コレクタ
配線層およびベース配線層を有するバイポーラト
ランジスタに於いて、一導電型の高濃度の不純物
が添加されたエミツタ電極と、エミツタ電極と分
離して形成され一導電型の高濃度の不純物が添加
されたコレクタ電極と、エミツタ電極および前記
コレクタ電極と分離して形成され反対導電型の高
濃度の不純物が添加されたベース電極と、コレク
タ電極およびベース電極と分離して形成されエミ
ツタ電極と不純物の濃度が違う場合エミツタ電極
と分離して形成されるエミツタ配線層と、エミツ
タ電極およびベース電極と分離して形成されコレ
クタ電極と不純物の濃度が違う場合コレクタ電極
と分離して形成されるコレクタ配線層と、エミツ
タ電極およびコレクタ電極と分離して形成されベ
ース電極と不純物の濃度が違う場合前記ベース電
極と分離して形成されるベース配線層とを有し、
エミツタ電極とエミツタ配線層との間、コレクタ
電極とコレクタ配線層との間およびベース電極と
ベース配線層との間の内の少なくとも１つの間が
不純物の濃度が違う条件を満たして分離している
ことを特徴とするバイポーラトランジスタを得
る。
択的に除去して形成されたエミツタ電極、コレク
タ電極、ベース電極、エミツタ配線層、コレクタ
配線層およびベース配線層を有するバイポーラト
ランジスタに於いて、一導電型の高濃度の不純物
が添加されたエミツタ電極と、エミツタ電極と分
離して形成され一導電型の高濃度の不純物が添加
されたコレクタ電極と、エミツタ電極および前記
コレクタ電極と分離して形成され反対導電型の高
濃度の不純物が添加されたベース電極と、コレク
タ電極およびベース電極と分離して形成されエミ
ツタ電極と不純物の濃度が違う場合エミツタ電極
と分離して形成されるエミツタ配線層と、エミツ
タ電極およびベース電極と分離して形成されコレ
クタ電極と不純物の濃度が違う場合コレクタ電極
と分離して形成されるコレクタ配線層と、エミツ
タ電極およびコレクタ電極と分離して形成されベ
ース電極と不純物の濃度が違う場合前記ベース電
極と分離して形成されるベース配線層とを有し、
エミツタ電極とエミツタ配線層との間、コレクタ
電極とコレクタ配線層との間およびベース電極と
ベース配線層との間の内の少なくとも１つの間が
不純物の濃度が違う条件を満たして分離している
ことを特徴とするバイポーラトランジスタを得
る。
第２の実施例では、第５図に示す如く多結晶半
導体層で電極及び配線層を形成し、ベース引き出
しの電極および配線層全面に高濃度不純物を添加
している事にある。
導体層で電極及び配線層を形成し、ベース引き出
しの電極および配線層全面に高濃度不純物を添加
している事にある。
（発明の作用）
本発明によれば多結晶半導体層で形成している
対応する各電極よりの不純物の拡散の深さが同じ
になる為、第１のトランジスタ及び第２のトラン
ジスタ共にエミツタとコレクタとベースの接合の
深さが同一となり特性も一致する。
対応する各電極よりの不純物の拡散の深さが同じ
になる為、第１のトランジスタ及び第２のトラン
ジスタ共にエミツタとコレクタとベースの接合の
深さが同一となり特性も一致する。
（発明の効果）
前記理由により第１のトランジスタ特性を良好
に形成出来、回路構成に使用している第１のトラ
ンジスタ特性を第２のモニター用トランジスター
を介して精度良く特性をコントロールする事が可
能になり、半導体装置の歩留りも向上させる事が
できる。
に形成出来、回路構成に使用している第１のトラ
ンジスタ特性を第２のモニター用トランジスター
を介して精度良く特性をコントロールする事が可
能になり、半導体装置の歩留りも向上させる事が
できる。
（実施例）
本発明の実施例を、図面を参照して説明する。
第６図は、第１の実施例及び第２の実施例に係
わる共通構造を示すバイポーラトランジスタの製
造途中の断面図であり、拡散、イオン注入、選択
酸化等従来技術を用いて半導体基板１の上層に多
結晶半導体層７、薄い酸化膜２０、窒化シリコン
膜２１を形成した状態である。
わる共通構造を示すバイポーラトランジスタの製
造途中の断面図であり、拡散、イオン注入、選択
酸化等従来技術を用いて半導体基板１の上層に多
結晶半導体層７、薄い酸化膜２０、窒化シリコン
膜２１を形成した状態である。
以下、第１の実施例、第２の実施例の順に説明
する。まず第１の発明であるが、第６図に示す半
導体基板上にフオトリゾグラフイ技術を用いて、
第４図の平面図に示す如くコレクタ電極１４、エ
ミツタ電極１５、ベース電極１６及びコレクタ配
線層１７、ベース配線層１８、エミツタ配線層１
９を分離するようにこれら電極および配線層の上
面を除いた窒化シリコン膜２１を選択エツチング
する。その後、該窒化シリコン膜をマスクとして
多結晶半導体層７を選択酸化する。次にベース電
極上の窒化シリコン膜２１、薄い酸化膜２０を除
去し、ｐ型の高濃度不純物を添加し、次に酸化し
てベース電極上に2000A程度の酸化膜を形成す
る。次にエミツタ、コレクタ電極上の窒化シリコ
ン膜２１及び薄い酸化膜２０を除去し、ｎ型の高
濃度不純物を添加する。次に他の多結晶半導体層
上の窒化シリコン膜２１及び薄い酸化膜２０、ベ
ース電極上の酸化膜を除去し第７図に示す断面構
造を得る。ベース、エミツタ、コレクタ上の多結
晶半導体層による電極には第４図で示した如く全
面に高濃度不純物が添加されており、第３図に示
すトランジスタ特性モニタ・パターンと同一の接
合を形成できる為同一の特性を得る事ができる。
する。まず第１の発明であるが、第６図に示す半
導体基板上にフオトリゾグラフイ技術を用いて、
第４図の平面図に示す如くコレクタ電極１４、エ
ミツタ電極１５、ベース電極１６及びコレクタ配
線層１７、ベース配線層１８、エミツタ配線層１
９を分離するようにこれら電極および配線層の上
面を除いた窒化シリコン膜２１を選択エツチング
する。その後、該窒化シリコン膜をマスクとして
多結晶半導体層７を選択酸化する。次にベース電
極上の窒化シリコン膜２１、薄い酸化膜２０を除
去し、ｐ型の高濃度不純物を添加し、次に酸化し
てベース電極上に2000A程度の酸化膜を形成す
る。次にエミツタ、コレクタ電極上の窒化シリコ
ン膜２１及び薄い酸化膜２０を除去し、ｎ型の高
濃度不純物を添加する。次に他の多結晶半導体層
上の窒化シリコン膜２１及び薄い酸化膜２０、ベ
ース電極上の酸化膜を除去し第７図に示す断面構
造を得る。ベース、エミツタ、コレクタ上の多結
晶半導体層による電極には第４図で示した如く全
面に高濃度不純物が添加されており、第３図に示
すトランジスタ特性モニタ・パターンと同一の接
合を形成できる為同一の特性を得る事ができる。
分離して形成された各電極とそれに対応する各
配線層は、後の工程でこの電極や配線層より上層
の別の配線層の配線により接続される。
配線層は、後の工程でこの電極や配線層より上層
の別の配線層の配線により接続される。
次に第２の実施例を説明する。第６図の状態よ
りフオトリングラフイ技術により第５図に示す如
くベース電極１６及びベース配線層２０のみを連
結し、他のエミツタ電極、コレクタ電極、エミツ
タ配線層およびコレクタ配線層を第１実施例と同
じく分離して選択的に窒化シリコン膜２１を除去
し、多結晶半導体層を選択酸化する。
りフオトリングラフイ技術により第５図に示す如
くベース電極１６及びベース配線層２０のみを連
結し、他のエミツタ電極、コレクタ電極、エミツ
タ配線層およびコレクタ配線層を第１実施例と同
じく分離して選択的に窒化シリコン膜２１を除去
し、多結晶半導体層を選択酸化する。
次にベース電極及び配線層を形成している多結
晶半導体層上の窒化シリコン膜２１、薄い酸化膜
２０を除去しｐ型の不純物を拡散し、酸化してベ
ース電極及び配線層に酸化膜を形成する。次にコ
レクタ、エミツタ電極部のみの窒化シリコン膜２
１、薄い酸化膜２０をフオトリングラフイ技術に
より選択的に除去し、ｎ型高濃度不純物を添加
し、他の多結晶半導体層上の窒化シリコン膜２
１、薄い酸化膜２０、ベース電極及び配線層上の
酸化膜を除去して第８図に示した断面構造を得
る。その結果、ベース電極及びその配線層を形成
している多結晶半導体層には全面に高濃度不純物
が添加されており、コレクター接合の深さは第３
図に示すトランジスタ特性モニタ・トランジスタ
と同一で特性も一致したものとなる。
晶半導体層上の窒化シリコン膜２１、薄い酸化膜
２０を除去しｐ型の不純物を拡散し、酸化してベ
ース電極及び配線層に酸化膜を形成する。次にコ
レクタ、エミツタ電極部のみの窒化シリコン膜２
１、薄い酸化膜２０をフオトリングラフイ技術に
より選択的に除去し、ｎ型高濃度不純物を添加
し、他の多結晶半導体層上の窒化シリコン膜２
１、薄い酸化膜２０、ベース電極及び配線層上の
酸化膜を除去して第８図に示した断面構造を得
る。その結果、ベース電極及びその配線層を形成
している多結晶半導体層には全面に高濃度不純物
が添加されており、コレクター接合の深さは第３
図に示すトランジスタ特性モニタ・トランジスタ
と同一で特性も一致したものとなる。
本実施例における第１の発明では電極及び引き
出し配線を分離して形成する事、第２の発明では
ｐ型不純物をベース引き出し配線全面に添加する
様に変更するのみで、特に大きなプロセス変更を
する事なく、モニター用トランジスタの特性と回
路構成用トランジスターの特性を一致させる事が
可能となる。
出し配線を分離して形成する事、第２の発明では
ｐ型不純物をベース引き出し配線全面に添加する
様に変更するのみで、特に大きなプロセス変更を
する事なく、モニター用トランジスタの特性と回
路構成用トランジスターの特性を一致させる事が
可能となる。
第１図は従来のバイポーラトランジスタの断面
図、第２図は従来の回路構成に使用しているバイ
ポーラトランジスタの平面図、第３図はトランジ
スタ特性モニタ用パターン、第４図〜第８図は本
発明の実施例の断面図と平面図である。 １……シリコン基板、２……埋込み層、３……
エピタキシヤル層、４……絶縁領域、５……絶縁
酸化膜、６……ベース、７……多結晶半導体層、
８……多結晶半導体層の酸化膜、９，１０，１１
……多結晶半導体層上より拡散した高濃度不純
物、１２……コレクタ窓、１３……ｐ型領域、１
４……コレクタ電極、１５……エミツタ電極、１
６……ベース電極、１７……コレクタ配線層、１
８……ベース配線層、１９……エミツタ配線層、
２０……高濃度不純物を添加したベース配線層、
２１……薄い酸化膜、２２……窒化シリコン膜、
２２，２３，２４……コレクタ、エミツタ、ベー
ス電極となる領域、２５，２６，２７……コレク
タ、エミツタ、ベース配線層となる領域。
図、第２図は従来の回路構成に使用しているバイ
ポーラトランジスタの平面図、第３図はトランジ
スタ特性モニタ用パターン、第４図〜第８図は本
発明の実施例の断面図と平面図である。 １……シリコン基板、２……埋込み層、３……
エピタキシヤル層、４……絶縁領域、５……絶縁
酸化膜、６……ベース、７……多結晶半導体層、
８……多結晶半導体層の酸化膜、９，１０，１１
……多結晶半導体層上より拡散した高濃度不純
物、１２……コレクタ窓、１３……ｐ型領域、１
４……コレクタ電極、１５……エミツタ電極、１
６……ベース電極、１７……コレクタ配線層、１
８……ベース配線層、１９……エミツタ配線層、
２０……高濃度不純物を添加したベース配線層、
２１……薄い酸化膜、２２……窒化シリコン膜、
２２，２３，２４……コレクタ、エミツタ、ベー
ス電極となる領域、２５，２６，２７……コレク
タ、エミツタ、ベース配線層となる領域。
Claims (1)
- １ 同一層の多結晶半導体層を選択的に除去して
形成されたエミツタ電極、コレクタ電極、ベース
電極、エミツタ配線層、コレクタ配線層およびベ
ース配線層を有するバイポーラトランジスタに於
いて、一導電型の高濃度の不純物が添加された前
記エミツタ電極と、前記エミツタ電極と分離して
形成され一導電型の高濃度の不純物が添加された
前記コレクタ電極と、前記エミツタ電極および前
記コレクタ電極と分離して形成され反対導電型の
高濃度の不純物が添加された前記ベース電極と、
前記コレクタ電極およびベース電極と分離して形
成され前記エミツタ電極と不純物の濃度が違う場
合前記エミツタ電極と分離して形成されるエミツ
タ配線層と、前記エミツタ電極およびベース電極
と分離して形成され前記コレクタ電極と不純物の
濃度が違う場合前記コレクタ電極と分離して形成
されるコレクタ配線層と、前記エミツタ電極およ
びコレクタ電極と分離して形成され前記ベース電
極と不純物の濃度が違う場合前記ベース電極と分
離して形成されるベース配線層とを有し、前記エ
ミツタ電極と前記エミツタ配線層との間、前記コ
レクタ電極と前記コレクタ配線層との間および前
記ベース電極と前記ベース配線層との間の内の少
なくとも１つの間が前記不純物の濃度が違う条件
を満たして分離していることを特徴とするバイポ
ーラトランジスタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60005412A JPS61164260A (ja) | 1985-01-16 | 1985-01-16 | バイポ―ラトランジスタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60005412A JPS61164260A (ja) | 1985-01-16 | 1985-01-16 | バイポ―ラトランジスタ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61164260A JPS61164260A (ja) | 1986-07-24 |
| JPH0466101B2 true JPH0466101B2 (ja) | 1992-10-22 |
Family
ID=11610429
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60005412A Granted JPS61164260A (ja) | 1985-01-16 | 1985-01-16 | バイポ―ラトランジスタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61164260A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP2352042A1 (en) | 2010-01-29 | 2011-08-03 | Sony Corporation | Optical element and method for manufacturing the same |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS56134763A (en) * | 1980-03-26 | 1981-10-21 | Chiyou Lsi Gijutsu Kenkyu Kumiai | Bipolar integrated circuit |
| JPS5858760A (ja) * | 1981-10-05 | 1983-04-07 | Nec Corp | 半導体装置 |
| JPS5871655A (ja) * | 1981-10-23 | 1983-04-28 | Toshiba Corp | 半導体装置 |
-
1985
- 1985-01-16 JP JP60005412A patent/JPS61164260A/ja active Granted
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP2352042A1 (en) | 2010-01-29 | 2011-08-03 | Sony Corporation | Optical element and method for manufacturing the same |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS61164260A (ja) | 1986-07-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| GB2148591A (en) | Semiconductor device isolation grooves | |
| US4057894A (en) | Controllably valued resistor | |
| US5061645A (en) | Method of manufacturing a bipolar transistor | |
| US5336632A (en) | Method for manufacturing capacitor and bipolar transistor | |
| JPS6159852A (ja) | 半導体装置の製造方法 | |
| US4404737A (en) | Method for manufacturing a semiconductor integrated circuit utilizing polycrystalline silicon deposition, oxidation and etching | |
| JPH07114210B2 (ja) | 半導体装置の製造方法 | |
| KR910006699B1 (ko) | 반도체 장치 | |
| US5246877A (en) | Method of manufacturing a semiconductor device having a polycrystalline electrode region | |
| JP3923620B2 (ja) | 半導体基板の製造方法 | |
| US5188972A (en) | Method for making bipolar transistor by self-aligning the emitter to the base contact diffusion | |
| US4675983A (en) | Method of making a semiconductor including forming graft/extrinsic and intrinsic base regions | |
| JPS61172346A (ja) | 半導体集積回路装置 | |
| JP2663632B2 (ja) | 半導体装置及びその製造方法 | |
| JPH0128507B2 (ja) | ||
| JP2757872B2 (ja) | 半導体装置及びその製造方法 | |
| JPS61164260A (ja) | バイポ―ラトランジスタ | |
| JP2764988B2 (ja) | 半導体装置 | |
| JPS6117154B2 (ja) | ||
| KR930000714B1 (ko) | 반도체 집적회로의 구조 및 제조방법 | |
| WO1992014262A1 (en) | Semiconductor structure and method for making same | |
| JPS644351B2 (ja) | ||
| JPS62235766A (ja) | 半導体装置の製造方法 | |
| JPS63114261A (ja) | トランジスタ用の自己整合型ベース分路 | |
| JPS58107645A (ja) | 半導体装置の製法 |