JPH0467156B2 - - Google Patents
Info
- Publication number
- JPH0467156B2 JPH0467156B2 JP11800083A JP11800083A JPH0467156B2 JP H0467156 B2 JPH0467156 B2 JP H0467156B2 JP 11800083 A JP11800083 A JP 11800083A JP 11800083 A JP11800083 A JP 11800083A JP H0467156 B2 JPH0467156 B2 JP H0467156B2
- Authority
- JP
- Japan
- Prior art keywords
- time difference
- output
- frequency
- adder
- latch circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- G—PHYSICS
- G04—HOROLOGY
- G04F—TIME-INTERVAL MEASURING
- G04F10/00—Apparatus for measuring unknown time intervals by electric means
- G04F10/04—Apparatus for measuring unknown time intervals by electric means by counting pulses or half-cycles of an AC
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Measurement Of Unknown Time Intervals (AREA)
- Manipulation Of Pulses (AREA)
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はデータ補間処置装置に適用して好適な
時間差測定装置に関する。
時間差測定装置に関する。
データ補間処理装置は、第１図に示す如く、ア
ナログ信号Ｓに対し、あるサンプル周期Tiを有
する入力サンプル列（黒丸にて示す）を基にして
補間演算を行つて、これとは異なるサンプリング
周期Toの出力サンプル列（白丸にて示す）を出
力する装置である。
ナログ信号Ｓに対し、あるサンプル周期Tiを有
する入力サンプル列（黒丸にて示す）を基にして
補間演算を行つて、これとは異なるサンプリング
周期Toの出力サンプル列（白丸にて示す）を出
力する装置である。
この補間演算装置の方法は精度の高低に応じて
種々あるが、一例として１次補間演算について第
２図を参照して説明する。
種々あるが、一例として１次補間演算について第
２図を参照して説明する。
第２図に於いて、各々の入力サンプル列のｎ−
１及びｎ及びｎ＋１番目のサンプル点の時点を
夫々xo-1、xo、xo+1、その各レベルをyo-1、yo、
yo+1とする。又、サンプリング周期Toのサンプ
ル列（白丸）のうち、時点xo-1、xoの間にあるべ
きサンプル点の時点をx′o-1、そのレベルをy′o-1、
その１次補間演算によつて得られる近似レベルを
y″o-1とする。同様にサンプリング周期Toのサン
プル列（白丸）のうち、時点xo、xo+1の間にある
べきサンプル点の時点をx′o、そのレベルをy′o、
その１次補間演算によつて得られる近似レベルを
y″oとする。
１及びｎ及びｎ＋１番目のサンプル点の時点を
夫々xo-1、xo、xo+1、その各レベルをyo-1、yo、
yo+1とする。又、サンプリング周期Toのサンプ
ル列（白丸）のうち、時点xo-1、xoの間にあるべ
きサンプル点の時点をx′o-1、そのレベルをy′o-1、
その１次補間演算によつて得られる近似レベルを
y″o-1とする。同様にサンプリング周期Toのサン
プル列（白丸）のうち、時点xo、xo+1の間にある
べきサンプル点の時点をx′o、そのレベルをy′o、
その１次補間演算によつて得られる近似レベルを
y″oとする。
又、時点xo-1、x′o-1間の時間差をlo-1、時点
Xo、X′o間の時間差をloとそれぞれ置く。かくす
ると、y″oは次式のような演算により得られる。
Xo、X′o間の時間差をloとそれぞれ置く。かくす
ると、y″oは次式のような演算により得られる。
y″o＝yo+1−yo／xo+1−xo・（x′o−
xo）＋yo＝yo+1−yo／Ti・lo＋yo……(1) この(1)式でlo／Ti＝l′o（但し、０≦l′o＜）１と
置けば、次式が得られる。（ｎは変数） y″o＝（yo+1−yo）・l′o＋yo ……(2) 又、第１図において、各出力サンプル（白丸）
とその直前にある入力サンプル（黒丸）との時間
差を夫々……、lo-1、lo、lo+1、……とすると、次
式が成立する。但し、Ｋ、ｎは共に整数である。
xo）＋yo＝yo+1−yo／Ti・lo＋yo……(1) この(1)式でlo／Ti＝l′o（但し、０≦l′o＜）１と
置けば、次式が得られる。（ｎは変数） y″o＝（yo+1−yo）・l′o＋yo ……(2) 又、第１図において、各出力サンプル（白丸）
とその直前にある入力サンプル（黒丸）との時間
差を夫々……、lo-1、lo、lo+1、……とすると、次
式が成立する。但し、Ｋ、ｎは共に整数である。
Ｋ・Ti＋lo＝lo-1＋To
この最後に示した一般式の両辺をTiで割つて
整理すると、次式が得られる。
整理すると、次式が得られる。
l′o＝l′o-1＋To／Ti−Ｋ ……(3)
但し、l′o＝lo／Tiである。また、Ｋはl′oが０≦
l′o＜１を満足するような整数である。
l′o＜１を満足するような整数である。
しかして、補間処理演算を行うためには、その
補間演算の種類の如何を問わず、差し当たり入出
力サンプル列の時間差（入力サンプル列の周期
Tiで規格化された時間差）l′oを測定すればよい
ことが分かる。
補間演算の種類の如何を問わず、差し当たり入出
力サンプル列の時間差（入力サンプル列の周期
Tiで規格化された時間差）l′oを測定すればよい
ことが分かる。
かかる時間差l′oの測定は、従来第３図に示すよ
うな装置を持つて行つていた。即ち、入力サンプ
ル列のサンプリング周期fsiの整数Ｎ倍のオーバー
サンプリング周波数Nfsiを有するクロツク信号を
カウンタ１に供給して計算し、その計数出力（並
列出力）をラツチ回路２に供給して出力サンプル
列のサンプリング周波数fspのクロツク信号でラ
ツチを繰り返せば、毎回の時間差l′oが出力され
る。
うな装置を持つて行つていた。即ち、入力サンプ
ル列のサンプリング周期fsiの整数Ｎ倍のオーバー
サンプリング周波数Nfsiを有するクロツク信号を
カウンタ１に供給して計算し、その計数出力（並
列出力）をラツチ回路２に供給して出力サンプル
列のサンプリング周波数fspのクロツク信号でラ
ツチを繰り返せば、毎回の時間差l′oが出力され
る。
第３図のカウンタ１はモジユロでありカウンタ
値がオーバーフローを起こした場合に自動的に全
てリセツトされ、再び計数を開始する。又、カウ
ンタ１のビツト数は入力サンプリング周期Ti（Ti
＝１／fsi）をオーバーサンプリング周期T′i〔T′i＝
１／（Ｎ・fsi）〕で割つた値Ｎビツトだけ最低無
ければならない。これにより、loをTiで規格化し
たのと同じ意味を持ち、ラツチ回路２の出力はl′o
＝lo／Ti（但し、０≦l′o＜１）を結果的に出力し
ているのと同じになる。尚、このシステムの分解
能はＮの値で決められる。
値がオーバーフローを起こした場合に自動的に全
てリセツトされ、再び計数を開始する。又、カウ
ンタ１のビツト数は入力サンプリング周期Ti（Ti
＝１／fsi）をオーバーサンプリング周期T′i〔T′i＝
１／（Ｎ・fsi）〕で割つた値Ｎビツトだけ最低無
ければならない。これにより、loをTiで規格化し
たのと同じ意味を持ち、ラツチ回路２の出力はl′o
＝lo／Ti（但し、０≦l′o＜１）を結果的に出力し
ているのと同じになる。尚、このシステムの分解
能はＮの値で決められる。
ところが、補償精度を高くするには、時間差l′o
の精度を高くしなければならない。しかし、かか
る従来の時間差測定装置に於いて、時間差l′oの精
度を高くするために、Ｎをあまり大きくすると、
カウンタ１に供給するクロツク信号の周波数が高
くなりすぎ、ハードウエアの規模、価格、技術的
難易度の上昇につながつてしまう。
の精度を高くしなければならない。しかし、かか
る従来の時間差測定装置に於いて、時間差l′oの精
度を高くするために、Ｎをあまり大きくすると、
カウンタ１に供給するクロツク信号の周波数が高
くなりすぎ、ハードウエアの規模、価格、技術的
難易度の上昇につながつてしまう。
かかる点に鑑み、本発明は(3)式を利用して時間
差を測定する装置であつて、特に、カウンタに供
給するクロツク周波数を左程高くしなくても時間
差を高精度を以て測定することのできる時間差測
定装置を提案しようとするものである。
差を測定する装置であつて、特に、カウンタに供
給するクロツク周波数を左程高くしなくても時間
差を高精度を以て測定することのできる時間差測
定装置を提案しようとするものである。
本発明は、互いに異なる周波数fsi、fspのパルス
列の時間差を測定する装置に於いて、周波数Nfsi
（但しＮは整数）の第１のクロツク信号を計数す
ると共に、周波数fsp／Ｍ（但し、Ｍ＝2m、ｍ＝
１、２、３、……）の第２クロツク信号によつて
リセツトされるカウンタと、そのカウンタの内容
を第２のクロツク信号によつてラツチする第１の
ラツチ回路と、その第１のラツチ回路の出力がｍ
ビツトだけ右シフトされて供給されると加算器
と、その加算器の出力が周波数fspの第３のクロ
ツク信号を以てラツチされて加算器に供給される
第２のラツチ回路とを有し、加算器より時間差検
出信号が出力されるようにしたものである。
列の時間差を測定する装置に於いて、周波数Nfsi
（但しＮは整数）の第１のクロツク信号を計数す
ると共に、周波数fsp／Ｍ（但し、Ｍ＝2m、ｍ＝
１、２、３、……）の第２クロツク信号によつて
リセツトされるカウンタと、そのカウンタの内容
を第２のクロツク信号によつてラツチする第１の
ラツチ回路と、その第１のラツチ回路の出力がｍ
ビツトだけ右シフトされて供給されると加算器
と、その加算器の出力が周波数fspの第３のクロ
ツク信号を以てラツチされて加算器に供給される
第２のラツチ回路とを有し、加算器より時間差検
出信号が出力されるようにしたものである。
かかる本発明によれば、カウンタに供給するク
ロツク信号の周波数を左程高くしなくても、時間
差を高精度を以て測定することのできる時間差測
定位置を得ることができる。
ロツク信号の周波数を左程高くしなくても、時間
差を高精度を以て測定することのできる時間差測
定位置を得ることができる。
以下に、第４図を参照して本発明の一実施例を
説明する。入力パルス列のサンプリング周波数fsi
のＮ倍の周波数Nfsiの第１のクロツク信号をカウ
ンタ３に供給して計数せしめる。そして、出力パ
ルス列のサンプリング周波数fspの整数Ｍ（但し、
Ｍ＝2m、ｍ＝１、２、３、……）分の１の周波数
fsp／Ｍの第２のクロツク信号をリセツト信号と
してカウンタ３に供給すると共に、カウンタ３の
出力（並列出力）をラツチ回路４に供給して、上
述の周波数がfsp／Ｍの第２のクロツク信号を以
てラツチして、計数値のＭ倍の計数値がホールド
される。
説明する。入力パルス列のサンプリング周波数fsi
のＮ倍の周波数Nfsiの第１のクロツク信号をカウ
ンタ３に供給して計数せしめる。そして、出力パ
ルス列のサンプリング周波数fspの整数Ｍ（但し、
Ｍ＝2m、ｍ＝１、２、３、……）分の１の周波数
fsp／Ｍの第２のクロツク信号をリセツト信号と
してカウンタ３に供給すると共に、カウンタ３の
出力（並列出力）をラツチ回路４に供給して、上
述の周波数がfsp／Ｍの第２のクロツク信号を以
てラツチして、計数値のＭ倍の計数値がホールド
される。
上述の(3)式から時間差l′oは、時間差l′o-1と出力
サンプリング周期Toを入力サンプリング周波数
Tiで規格化した規格化周期To／Tiの和で表せら
れる。
サンプリング周期Toを入力サンプリング周波数
Tiで規格化した規格化周期To／Tiの和で表せら
れる。
周期To／Tiはラツチ回路４の出力をｍビツト
右シフトするだけで得られるから、この周期
To／Ti（並列出力）をｍビツトだけ右シフトし
て加算器５に供給すると共に、ラツチ回路６に既
にラツチされている時間差l′i-1（並列出力）を加
算器（アダー）５に供給して加算出力が１を越え
るオーバーフローを起こしたときは整数部を切り
捨てl′oとして出力する。結果的に(3)式のマイナス
Ｋに相当するものを加算器５が内蔵していること
になる。かかる時間差l′oは周波数fspの第３のクロ
ツク信号を以てラツチ回路６にラツチされ、加算
器５に供給されて次のl′o+1を得る為に用いられ
る。
右シフトするだけで得られるから、この周期
To／Ti（並列出力）をｍビツトだけ右シフトし
て加算器５に供給すると共に、ラツチ回路６に既
にラツチされている時間差l′i-1（並列出力）を加
算器（アダー）５に供給して加算出力が１を越え
るオーバーフローを起こしたときは整数部を切り
捨てl′oとして出力する。結果的に(3)式のマイナス
Ｋに相当するものを加算器５が内蔵していること
になる。かかる時間差l′oは周波数fspの第３のクロ
ツク信号を以てラツチ回路６にラツチされ、加算
器５に供給されて次のl′o+1を得る為に用いられ
る。
尚、ラツチ回路４の各桁の出力端子を、加算器
５の入力端子に対しｍ桁だけ下位の各桁の入力端
子に接続することにより、ラツチ回路４の出力が
ｍビツトだけ右にシフトされることになる。
５の入力端子に対しｍ桁だけ下位の各桁の入力端
子に接続することにより、ラツチ回路４の出力が
ｍビツトだけ右にシフトされることになる。
かかる時間差測定装置によれば時間差l′oの精度
を最大Ｍ倍まで上昇させることができる。
を最大Ｍ倍まで上昇させることができる。
入出力信号は、互いに周期したものとは限らず
非同期信号でもあり得る。非同期の場合はTo／
Tiは無理数となる。これをカウンタで計測した
場合第３図ではTo／Tiの計測値と真値との誤差
は１／Ｎ以下である。第４図に於ては１／（Ｍ・
Ｎ）以下となる。
非同期信号でもあり得る。非同期の場合はTo／
Tiは無理数となる。これをカウンタで計測した
場合第３図ではTo／Tiの計測値と真値との誤差
は１／Ｎ以下である。第４図に於ては１／（Ｍ・
Ｎ）以下となる。
尚、Ｍが大でラツチ回路４に於ける累積時間が
長く、規格化周期To／Tiに誤差が生じる虞が有
る場合は、第３図の装置をも併用し、これによつ
て時間差l′oの比較及び補正を行うようにすれば良
い。例えばfsi、fspが50kHz、Ｎ及びＭが28とする
と、Ｎ・fsiは12.8MHz、fsp／Ｍは195Hzの実用上
扱い易い値になる。
長く、規格化周期To／Tiに誤差が生じる虞が有
る場合は、第３図の装置をも併用し、これによつ
て時間差l′oの比較及び補正を行うようにすれば良
い。例えばfsi、fspが50kHz、Ｎ及びＭが28とする
と、Ｎ・fsiは12.8MHz、fsp／Ｍは195Hzの実用上
扱い易い値になる。
この場合、16ビツトのl′oを求めるためにはカウ
ンタ３及びラツチ回路４のビツト数が夫々24ビツ
ト、加算器５及びラツチ回路６のビツト数が夫々
16ビツトである。
ンタ３及びラツチ回路４のビツト数が夫々24ビツ
ト、加算器５及びラツチ回路６のビツト数が夫々
16ビツトである。
因みに、第３図の装置で、時間差l′oの精度を上
述した第４図の装置のそれと同様に採ろうとする
と、fsi＝fsp＝50kHzの場合、Ｎが216となつて、
Ｎ・fsiは3.3GHzにもなつてしまう。
述した第４図の装置のそれと同様に採ろうとする
と、fsi＝fsp＝50kHzの場合、Ｎが216となつて、
Ｎ・fsiは3.3GHzにもなつてしまう。
従来の技術では、時間差測定の分解能はカウン
タに供給されるＮ・fsiという周波数で決定されて
いたが、上述せる本発明によればカウンタに供給
するＮ・fsiという周波数を左程高くしなくても、
カウンタのリセツト及びラツチのタイミングを
fsp／Ｍという周波数で行うことにより、カウン
タの分解能（有効桁数）をあげることができ、時
間差を高精度を以て測定することのできる時間差
測定装置を得ることができる。
タに供給されるＮ・fsiという周波数で決定されて
いたが、上述せる本発明によればカウンタに供給
するＮ・fsiという周波数を左程高くしなくても、
カウンタのリセツト及びラツチのタイミングを
fsp／Ｍという周波数で行うことにより、カウン
タの分解能（有効桁数）をあげることができ、時
間差を高精度を以て測定することのできる時間差
測定装置を得ることができる。
従つて、時間差測定装置のハードウエアーの規
模、価格、技術的難易度の上昇を伴わずして、所
期の目的を達成することができる。
模、価格、技術的難易度の上昇を伴わずして、所
期の目的を達成することができる。
第１図及び第２図はデータ補間処理装置の説明
に供するグラフ、第３図は従来の時間差測定装置
を示すブロツク線図、第４図は本発明による時間
差測定装置の一実施例を示すブロツク線図であ
る。 ３はカウンタ、４は第１のラツチ回路、５は加
算器、６は第２のラツチ回路である。
に供するグラフ、第３図は従来の時間差測定装置
を示すブロツク線図、第４図は本発明による時間
差測定装置の一実施例を示すブロツク線図であ
る。 ３はカウンタ、４は第１のラツチ回路、５は加
算器、６は第２のラツチ回路である。
Claims (1)
- １ 互いに異なる周波数fsi、fspのパルス列の時間
差を測定する装置に於て、周波数Nfsi（但しＮは
整数）の第１のクロツク信号を計算すると共に、
周波数fsp／Ｍ（但し、Ｍ＝2m、ｍ＝１、２、３、
……）の第２のクロツク信号によつてリセツトさ
れるカウンタと、該カウンタの内容を上記第２の
クロツク信号によつてラツチする第１のラツチ回
路と、該第１のラツチ回路の出力がｍビツトだけ
右シフトされて供給される加算器と、該加算器の
出力が周波数fspの第３のクロツク信号を持つて
ラツチされて上記加算器に供給される第２のラツ
チ回路とを有し、上記加算器より時間差検出信号
が出力されるようにしたことを特徴とする時間差
測定装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11800083A JPS608771A (ja) | 1983-06-28 | 1983-06-28 | 時間差測定装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11800083A JPS608771A (ja) | 1983-06-28 | 1983-06-28 | 時間差測定装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS608771A JPS608771A (ja) | 1985-01-17 |
| JPH0467156B2 true JPH0467156B2 (ja) | 1992-10-27 |
Family
ID=14725563
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11800083A Granted JPS608771A (ja) | 1983-06-28 | 1983-06-28 | 時間差測定装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS608771A (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01117420A (ja) * | 1987-10-29 | 1989-05-10 | Nec Corp | 位相比較回路 |
| JP5666813B2 (ja) * | 2010-03-15 | 2015-02-12 | 株式会社テセック | 時間幅測定装置 |
-
1983
- 1983-06-28 JP JP11800083A patent/JPS608771A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS608771A (ja) | 1985-01-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP1593202B1 (en) | Period-to-digital converter | |
| US4760536A (en) | Autoranging frequency sensor | |
| EP0177557B1 (en) | Counting apparatus and method for frequency sampling | |
| JP3203909B2 (ja) | Ａ／ｄ変換装置 | |
| JPH0467156B2 (ja) | ||
| JPS6156651B2 (ja) | ||
| JP3903607B2 (ja) | パルス入力回路におけるパルスカウント方式 | |
| JP2661140B2 (ja) | ディジタル形周波数継電器 | |
| SU982014A1 (ru) | Адаптивный вычислитель оценки математического ожидани | |
| SU960843A1 (ru) | Устройство дл определени энтропии | |
| SU762007A1 (ru) | Цифровой фильтр 1 | |
| SU1613998A1 (ru) | Устройство дл измерени суточного хода часов | |
| Karnal et al. | A novel automatically synchronized ramp A/D converter | |
| SU1564671A1 (ru) | Устройство дл адаптивного сжати информации | |
| JPH01269315A (ja) | 反転間隔測定回路 | |
| SU978364A1 (ru) | Устройство цифрового сопровождени фазы периодического сигнала | |
| SU847318A1 (ru) | Преобразователь двоичного кода вдВОичНО-дЕС ТичНый | |
| SU1129528A1 (ru) | Аналого-цифровой преобразователь | |
| SU993451A1 (ru) | Умножитель частоты следовани импульсов | |
| SU1429125A1 (ru) | Устройство дл выполнени преобразовани Фурье | |
| SU961118A2 (ru) | Цифровой двухфазный генератор синусоидальных сигналов | |
| SU1064280A1 (ru) | Синусно-косинусный преобразователь | |
| SU1038904A1 (ru) | Устройство дл преобразовани сейсмической информации | |
| SU1402980A2 (ru) | Устройство дл автоматической коррекции погрешностей измерительного преобразовател | |
| SU905831A1 (ru) | Устройство дл вычислени функции линеаризации |