JPH0467215A - システムクロック出力回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ぐ産業上の利用分野〉 本発明は、１チフプマイクロコンピユータ等に於いて用
いられ・るシステムクロック被供給回路に関するもので
あシ、特に、周波数の異なる複数種類のシステムクロッ
クの切夛換え出力が可能なシヌテム被供給回路の改良に
関するものである。

〈従来の技術〉 第４図に従来のシステムクロック被供給回路を示す。

図に於いて、１は、り屹ツク選択信号Ｓに基づいて、周
波数の異なる２つのクロック信号ＣＫＩ及びＣＫ２の何
れか一方を選択して出力するクロック信号選択回路であ
シ、２は、クロ１り信号選択回路１よ）出力される選択
クロック信号ＣＫに基づいてシステムクロフクφ、、φ
冨を発生するシステムクロック発生回路である。システ
ムクロ・ツク発生回路２の出力であるシステムクロック
φ寡、φ２は例えば、１チツプマイクロコンビ二一タに
於けるＣＰＵ部に供給される。尚、システムクローＪり
発生回路２は、分周回路と論理ゲートにより構成される
。該従来のシステムクロック被供給回路に於いては、ク
ロック選択信号Ｓにより、周波数の異なる２種類のシス
テムクロックφ□。

φ２の切り替え出力が可能である。

〈発明が解決しようとする課題〉 しかしながら、上記従来の回路には以下に示す問題点が
あった。

すなわち、上記従来回路では、クロック信号ＣＫＩが選
択されていて、Ｌレベルにあるとき、選択信号Ｓにより
クロ・ツク信号ＣＫ２に切り替わり１その時点でクロッ
ク信号ＣＫ２がＨレベルであっｔとすると、システムク
ロックφｌ、φ２のＨレベルのパルス幅が短くなる可能
性がある。第５図のタイミングチャートに、その様子を
示す。

また、逆に、Ｌレベルのパルス幅も、クロ７り信号の切
り替えタイミングにより短くなる可能性がある。

このような、パルス幅が規定の幅を満足しないシステム
クロックが１チツプマイクロコンビユ〜りのＣＰＵ部に
供給されると、ＣＰＵ部の誤動作を生じさせる可能性が
ある。

本発明は、上記従来回路の問題点に鑑みてなされたもの
であり、システムクロック切シ替え時に於いても、その
出力であるシステムクロックのパルス幅が規定の幅を満
足し、且つ、位相の継続性も保障されるシステムクロッ
ク被供給回路を提供することを目的とするものである。

く課題を解決するための手段〉 本発明のシステムクロック被供給回路は、選択信号に基
づき、複数の入カクロフク信号の中から１のクロック信
号を選択して出力するクロック信号選択回路と、該クロ
ック信号選択回路よフ出力される選択クロック信号に基
づいて、複数のシステムクロックヲ発生するシステムク
ロック発生回路とを備えて成るシステムクロック被供給
回路に於いて、上記選択信号の上記クロック信号選択回
路への入力タイミングに同期させて上記システムクロッ
ク発生回路出力のシステムクロ７り被供給回路への供給
を停止させ、該停止後に、上記システムクロ・り発生回
路より出力される所定のシステムクロックに同期させて
、上記システムクロック発生回路出力の上記システムク
ロック被供給回路への供給を開始させる手段を設けたこ
とを特徴とするものである。

〈作　用〉 クロック信号の選択切り替えを指示するクロック選択信
号がクロック信号選択回路に大豆されると、その入力タ
イミングに同期して、システムクロック発生回路出力の
システムクロック被供給回路への供給が停止される。そ
して、その後に、システムクロック発生回路より出力さ
れる所定のシステムクロックに同期して、システムクロ
ック発生回路出力（システムクロック）のシステムクロ
ック被供給回路への供給が開始される。以上により、シ
ステムクロックの切シ替え時に於いても、システムクロ
ック被供給回路に供給されるシステムクロ・・りのパル
ス幅は規定の幅を満足するものとなると共に、その位相
も継続性も保障される。

ぐ実施例〉 以下、実施例に基づいて本発明の詳細な説明する。

第１図は本発明の一実施例の構成を示すブローク図であ
る。また、第２図は、Ｎ＝２の場合について、第１図に
示される各信号の波形を示したタイミングチャートであ
る〇 第１図に於いて、１１はクロック選択信号Ｓを出力する
クロ・ツク選択レジスタであり、クロック切り替え命令
ＣＩにより制御され、システムクロックφ２′に同期し
て、その内容が変化する。１２は、クロ７り選択信号Ｓ
に基づいて、周波数の異なる複数のクロ１り信号ＣＫＩ
、・・−、ＣＫＮＯ中から１のクロック信号を選択して
出力するマルチプレクサであシ、１８は、マルチプレク
サ１２より出力される選択クロック信号ＣＫに基づいて
システムクロックφｌ　、φ２′を発生するシステムク
ロック発生回路である。上記システムクロックφ１’　
＋φ２′は、システムクロック供給停止信号Ｈにより制
御されるオアゲート１４及び１５によ−て、ＣＰＵ部へ
の供給、非供給が制御される。

すなわち、システムクロック供給停止信号Ｈがｗ　Ｈｗ
レベル時ニは、システムクロックφ１φ２′の供給が停
止され、φＸ、φ２共にＨレベルに固定される。一方、
システムクロワク供給停止信号Ｈが″′Ｌ″レベル時に
は、システムクロックφｌ　、φ２′がそのままφ１．
φ２としてＣＰＵ部に供給される。

本実施例に於いては、クロック切シ替え命令ＣＩにより
クロツク選択レジスタ１１の内容が変化し、クロック選
択信号Ｓがマルチプレクサ１２に入力されると同時に、
上記システムクロック供給停止信号Ｈをｑ　Ｈｗレベル
にして、ＣＰＵ部へのシステムクロック供給を一時的に
停止し、その後、新たに切シ替えられたクロック信号に
よるシステムクロックφ２′により、信号Ｈを″Ｌルベ
ルに戻し、供給停止前との間で位相の継続性が維持され
るφ２′のタイミングで、再びＣＰＵ部へのシステムク
ロック供給を開始させる。

上記の動作を実現するために、クロブク選択レジスタ１
１の変化を捕えるＤ型フリツプフロブプ１６を設け（第
３図にその回路構成図を示す）、このＤ型フリンプフロ
ノプ１６の出力にてＲ５Ｓ型フリップフロ・１プ１７を
セットする。このＲ５Ｓ型フリヴプフロフプ１７の出力
Ｈ′は、オアゲート１９により、１チツプマイクロコン
ピユータのスタンバイ制御用のＲ５Ｓ型フリフプフロフ
プ１８の出力との論理和かとられ、システムクロック供
給停止信号Ｈを生成する。

上記Ｒ８Ｓ型フリップフロ・フプ１７はシステムクロ１
りφ２′によりリセットされる。これによりステムクロ
ック供給停止信号Ｈｕ　＠Ｌ”レベルに戻る。

第２図のタイミングチャートは、クロック信号ＣＫＩか
らＣＫ２に変化する場合を示している。

クロック選択信号Ｓが変化した際、マルチプレクサの出
力ＣＫ及びシステムクロックφ２′に幅の狭いパルヌが
出現するが、この時、システムクロック供給停止信号Ｈ
が＠Ｈ”レベルになっているため、ＣＰＵ部には供給さ
れない。新たに切シ替えられたクロック信号によるシス
テムクロックφ２により、信号Ｈは＠Ｌ”レベルに戻シ
、システムクロックの供給が再開される。

システムクロ１り供給停止時は、スタンバイモードと同
じ位相でシステムクロックを止めるためＣＰＵ部の動作
に悪影響は与えない。

〈発明の効果〉 以上詳細に説明したように、本発明のシステムクロック
被供給回路によれば、切シ替え時に於いても、規定のパ
ルス幅を有し、且つ位相の継続性も保障されたシステム
クロックが出力されるため、ＣＰＵ部等の誤動作が防止
されるものである。

【図面の簡単な説明】

第１図は本発明の一実施例の構成を示すブロック図、第
２図は第１図に示される各信号の波形を示すタイミング
チャート、第８図は第１図に示されるＤ型フリフプフロ
ツプの回路構成図、第４図は従来のシステムクロック被
供給回路の構成図、第５図は第４■の従来回路が有する
問題点の説明に供するタイミングチャートである。 符号の説明 １１：クロ１り選択レジスタ、１２：マルチプレクサ、
１８ニジステムクロック発生回路、１４．１５．１９ニ
オアゲート、１６：Ｄ型フリフプフロノプ、１７．１８
　：Ｒ５Ｓ型フリ１プフロフプ。

Claims (1)

1. 【特許請求の範囲】 １、選択信号に基づき、複数の入力クロック信号の中か
   ら１のクロック信号を選択して出力するクロック信号選
   択回路と、該クロック信号選択回路より出力される選択
   クロック信号に基づいて、複数のシステムクロックを発
   生するシステムクロック発生回路とを備えて成るシステ
   ムクロック出力回路に於いて、 上記選択信号の上記クロック信号選択回路への入力タイ
   ミングに同期させて上記システムクロック発生回路出力
   のシステムクロック被供給回路への供給を停止させ、該
   停止後に、上記システムクロック発生回路より出力され
   る所定のシステムクロックに同期させて、上記システム
   クロック発生回路出力の上記システムクロック被供給回
   路への供給を開始させる手段を設けたことを特徴とする
   システムクロック出力回路。