JPH075949A - ２重化クロック切替えの方法と装置 - Google Patents
２重化クロック切替えの方法と装置Info
- Publication number
- JPH075949A JPH075949A JP5147980A JP14798093A JPH075949A JP H075949 A JPH075949 A JP H075949A JP 5147980 A JP5147980 A JP 5147980A JP 14798093 A JP14798093 A JP 14798093A JP H075949 A JPH075949 A JP H075949A
- Authority
- JP
- Japan
- Prior art keywords
- clock
- clock signal
- switching
- circuits
- generating means
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims description 5
- 230000009977 dual effect Effects 0.000 claims description 11
- 230000001360 synchronised effect Effects 0.000 claims description 10
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 claims description 3
- 238000010586 diagram Methods 0.000 description 4
- 239000013078 crystal Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000010365 information processing Effects 0.000 description 1
- 230000010363 phase shift Effects 0.000 description 1
- 230000002265 prevention Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/07—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop using several loops, e.g. for redundant clock signal generation
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04J—MULTIPLEX COMMUNICATION
- H04J3/00—Time-division multiplex systems
- H04J3/02—Details
- H04J3/06—Synchronising arrangements
- H04J3/0635—Clock or time synchronisation in a network
- H04J3/0685—Clock or time synchronisation in a node; Intranode synchronisation
- H04J3/0688—Change of the master or reference, e.g. take-over or failure of the master
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/0079—Receiver details
- H04L7/0083—Receiver details taking measures against momentary loss of synchronisation, e.g. inhibiting the synchronisation, using idle words or using redundant clocks
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Detection And Prevention Of Errors In Transmission (AREA)
Abstract
(57)【要約】
【目的】 クロック２重化装置のクロック切り替え時の
クロックの揺らぎを防止する。 【構成】 各処理装置系１０，１１は、いずれも自系列
と他系列のクロック源のいずれかから同じクロック源を
選択する位相選択回路１０２，１１２と、選択されたク
ロック源と同位相のクロック信号をそれぞれ発生できる
クロック源１０１，１１１と、クロック源１０１，１１
１の両方の出力がともに入力されるクロック選択（スイ
ッチ）回路１０３，１１３と、両クロック源１０１，１
１１の出力を監視し、各位相選択回路１０２，１１２と
クロックスイッチ回路１０３，１１３とに選択すべきク
ロック源１０１または１１１を指示するクロック選択論
理回路１０４，１１４とを有する。
クロックの揺らぎを防止する。 【構成】 各処理装置系１０，１１は、いずれも自系列
と他系列のクロック源のいずれかから同じクロック源を
選択する位相選択回路１０２，１１２と、選択されたク
ロック源と同位相のクロック信号をそれぞれ発生できる
クロック源１０１，１１１と、クロック源１０１，１１
１の両方の出力がともに入力されるクロック選択（スイ
ッチ）回路１０３，１１３と、両クロック源１０１，１
１１の出力を監視し、各位相選択回路１０２，１１２と
クロックスイッチ回路１０３，１１３とに選択すべきク
ロック源１０１または１１１を指示するクロック選択論
理回路１０４，１１４とを有する。
Description
【０００１】
【産業上の利用分野】本発明は、情報処理装置や同期方
式の通信装置等にクロック信号を安定に供給するための
クロック２重化装置の２重化クロック切替え装置に関す
る。
式の通信装置等にクロック信号を安定に供給するための
クロック２重化装置の２重化クロック切替え装置に関す
る。
【０００２】
【従来の技術】従来、運転中の業務を中断させないた
め、重要な装置を２重化する手段の一つとして、クロッ
ク信号発生装置を２重化し、故障したときなどにそれを
切替えてクロック信号を供給する手段が種々提案され、
実行されている。例えば、特開平２−１３４０２２号，
特開平２−１５９６１１号等には、１つの高精度の水晶
発振器を基準発振器とし、この基準発振器から分周され
た周波数を位相同期発振回路（ＰＬＬ回路）に入力する
ことにより、クロック信号発生装置を２重化する手法が
開示されている。また、特開昭５９−２３１６６８号，
特開昭６２−１６９５６０号等には、独立なクロック信
号発生装置を含む２つのクロック信号発生装置系列を設
けて、各装置に供給するクロック信号を必要に応じて切
替える手法が開示された。
め、重要な装置を２重化する手段の一つとして、クロッ
ク信号発生装置を２重化し、故障したときなどにそれを
切替えてクロック信号を供給する手段が種々提案され、
実行されている。例えば、特開平２−１３４０２２号，
特開平２−１５９６１１号等には、１つの高精度の水晶
発振器を基準発振器とし、この基準発振器から分周され
た周波数を位相同期発振回路（ＰＬＬ回路）に入力する
ことにより、クロック信号発生装置を２重化する手法が
開示されている。また、特開昭５９−２３１６６８号，
特開昭６２−１６９５６０号等には、独立なクロック信
号発生装置を含む２つのクロック信号発生装置系列を設
けて、各装置に供給するクロック信号を必要に応じて切
替える手法が開示された。
【０００３】次に、これらクロック信号発生装置が独立
な従来の２重化装置について説明する。図３の２重化装
置は、２つの処理装置系２０，２１を１対として構成さ
れ、各系にそれぞれ独立なクロック信号発生手段である
クロック源２０１，２１１を有する。この２つの処理装
置系２０，２１は、互いに対称構造なので、以下、一方
の系列２０について説明し、他方の系２１を（）で示
す。処理装置系２０，（２１）は、それぞれ、クロック
源２０１，（２１１）と、自系列のクロック源２０１，
（２１１）からクロック信号を入力するクロックゲート
２０８，（２１８）と、他系列のクロック源２１１，
（２０１）からクロック信号を入力するクロックゲート
２０９，（２１９）と、２つのクロックゲート２０８，
２０９，（２１８，２１９）の出力を入力してそのうち
の１つを出力するクロック選択（スイッチ）回路２０
３，（２１３）と、２つの系列２０，２１のクロック信
号を監視し、クロックゲート２０８，２０９，（２１
８，２１９）の開閉とクロック選択回路２０３，（２１
３）から出力するクロック信号の切り替えとを制御する
クロック選択論理回路２０４，（２１４）と、クロック
スイッチ回路２０３，（２１３）の出力を入力する分配
回路２０７，（２１７）と、論理回路２０５，（２１
５）とを有する。
な従来の２重化装置について説明する。図３の２重化装
置は、２つの処理装置系２０，２１を１対として構成さ
れ、各系にそれぞれ独立なクロック信号発生手段である
クロック源２０１，２１１を有する。この２つの処理装
置系２０，２１は、互いに対称構造なので、以下、一方
の系列２０について説明し、他方の系２１を（）で示
す。処理装置系２０，（２１）は、それぞれ、クロック
源２０１，（２１１）と、自系列のクロック源２０１，
（２１１）からクロック信号を入力するクロックゲート
２０８，（２１８）と、他系列のクロック源２１１，
（２０１）からクロック信号を入力するクロックゲート
２０９，（２１９）と、２つのクロックゲート２０８，
２０９，（２１８，２１９）の出力を入力してそのうち
の１つを出力するクロック選択（スイッチ）回路２０
３，（２１３）と、２つの系列２０，２１のクロック信
号を監視し、クロックゲート２０８，２０９，（２１
８，２１９）の開閉とクロック選択回路２０３，（２１
３）から出力するクロック信号の切り替えとを制御する
クロック選択論理回路２０４，（２１４）と、クロック
スイッチ回路２０３，（２１３）の出力を入力する分配
回路２０７，（２１７）と、論理回路２０５，（２１
５）とを有する。
【０００４】２重化装置においては、一般的に両装置で
同一のクロック信号が使用されるので、クロック源２０
１のクロック信号が選択されたときは、処理装置２０で
は自装置系のクロックゲート２０８が、処理装置２１で
は他装置系のクロックゲート２１９が、それぞれ開か
れ、分配回路２０７，２１７以下にはともにクロック源
２０１からのクロック信号が供給される。クロック源２
１１に切り替えるときは、各系列ごとにクロック選択論
理回路２０４と２１４の制御により、クロック選択回路
２０３と２１３を切り替えた後、クロックゲート２０
８，２１９を閉じてクロックゲート２０９，２１８を開
く。
同一のクロック信号が使用されるので、クロック源２０
１のクロック信号が選択されたときは、処理装置２０で
は自装置系のクロックゲート２０８が、処理装置２１で
は他装置系のクロックゲート２１９が、それぞれ開か
れ、分配回路２０７，２１７以下にはともにクロック源
２０１からのクロック信号が供給される。クロック源２
１１に切り替えるときは、各系列ごとにクロック選択論
理回路２０４と２１４の制御により、クロック選択回路
２０３と２１３を切り替えた後、クロックゲート２０
８，２１９を閉じてクロックゲート２０９，２１８を開
く。
【０００５】また、図５の２重化装置の場合は、２つの
装置系列４０，４１がいずれも、図３の装置のようなク
ロックゲート２０８などを持たず、自装置系のクロック
源の出力と他装置系のクロック源の出力とを直接入力す
るクロック切替え回路４０３，４１３をそれぞれ有し、
さらにこの回路４０３，４１３と分配回路４０７，４１
７との間に位相同期手段のＰＬＬ回路４０６，４１６が
設けられている。
装置系列４０，４１がいずれも、図３の装置のようなク
ロックゲート２０８などを持たず、自装置系のクロック
源の出力と他装置系のクロック源の出力とを直接入力す
るクロック切替え回路４０３，４１３をそれぞれ有し、
さらにこの回路４０３，４１３と分配回路４０７，４１
７との間に位相同期手段のＰＬＬ回路４０６，４１６が
設けられている。
【０００６】
【発明が解決しようとする課題】上述の従来のクロック
２重化装置において、１つの基準発振器の周波数からＰ
ＬＬ回路などによりクロック信号を２重化する場合は、
クロックの切替えの前後に位相のずれを生じることはな
いが、基準発振器がただ１つで完全な２重化とはいえ
ず、故障予防として万全ではない。また、クロック源を
完全に２重化した図３および図５の場合は、クロック切
替え時のタイミングチャートが図４または図６のように
パルス幅が広がったり、クロック周期が詰まるか延びる
かして、パルスの抜けや、周期の変動を生じることがあ
る。処理装置が２重化される場合は、各装置間で同期を
取ることが多く、各装置に供給されるクロック間にゆら
ぎがあると、全装置の正常動作が保証されず、クロック
の切り替えが装置の縮退運転を招くという問題があっ
た。
２重化装置において、１つの基準発振器の周波数からＰ
ＬＬ回路などによりクロック信号を２重化する場合は、
クロックの切替えの前後に位相のずれを生じることはな
いが、基準発振器がただ１つで完全な２重化とはいえ
ず、故障予防として万全ではない。また、クロック源を
完全に２重化した図３および図５の場合は、クロック切
替え時のタイミングチャートが図４または図６のように
パルス幅が広がったり、クロック周期が詰まるか延びる
かして、パルスの抜けや、周期の変動を生じることがあ
る。処理装置が２重化される場合は、各装置間で同期を
取ることが多く、各装置に供給されるクロック間にゆら
ぎがあると、全装置の正常動作が保証されず、クロック
の切り替えが装置の縮退運転を招くという問題があっ
た。
【０００７】本発明の目的は、２重化された独立のクロ
ック源を有する２重化処理装置において、クロック切替
え時のクロックの揺らぎのない２重化クロック切替え装
置を提供することにある。
ック源を有する２重化処理装置において、クロック切替
え時のクロックの揺らぎのない２重化クロック切替え装
置を提供することにある。
【０００８】
【課題を解決するための手段】本発明の２重化クロック
切替え装置は、各クロック信号発生手段に、自装置系と
他装置系とのクロック信号のいずれかを選択して前記ク
ロック切換え手段に指示する位相選択回路と、前記位相
選択手段の指示により、他装置系のクロック信号発生手
段の出力したクロック信号を入力し、そのクロック信号
の位相に同期したクロック信号を発生する手段とを有す
る。
切替え装置は、各クロック信号発生手段に、自装置系と
他装置系とのクロック信号のいずれかを選択して前記ク
ロック切換え手段に指示する位相選択回路と、前記位相
選択手段の指示により、他装置系のクロック信号発生手
段の出力したクロック信号を入力し、そのクロック信号
の位相に同期したクロック信号を発生する手段とを有す
る。
【０００９】
【作用】各装置系にクロック信号を供給して稼働中のク
ロック信号発生手段を除く他の待機運転中のクロック信
号発生手段は、稼働中のクロック信号発生手段の発生す
るクロック信号に同期したクロック信号を発生する。
ロック信号発生手段を除く他の待機運転中のクロック信
号発生手段は、稼働中のクロック信号発生手段の発生す
るクロック信号に同期したクロック信号を発生する。
【００１０】
【実施例】次に、本発明の実施例について図面を参照し
て説明する。
て説明する。
【００１１】図１は本発明の１実施例の構成を示すブロ
ック図、図２はそのタイミングチャートである。
ック図、図２はそのタイミングチャートである。
【００１２】図１において、本実施例は、それぞれ対称
的に構成された２つの処理装置系１０，１１からなり、
各処理装置系１０，１１は、いずれも自系列と他系列の
いずれかから同一のクロック源を選択する位相選択回路
１０２，１１２により選択されたクロック源の位相のク
ロック信号をそれぞれ発生できるクロック源１０１，１
１１と、クロック源１０１，１１１の両方の出力がとも
に入力されるクロック選択（スイッチ）回路１０３，１
１３と、両クロック源１０１，１１１の出力を監視し、
各位相選択回路１０２，１１２とクロックスイッチ回路
１０３，１１３とに選択すべきクロック源１０１または
１１１を指示するクロック選択論理回路１０４，１１４
とを有する。その他のＰＬＬ回路１０６，１１６、分配
回路１０７，１１７、論理回路１０５，１１５などは、
従来の装置と同様でよい。
的に構成された２つの処理装置系１０，１１からなり、
各処理装置系１０，１１は、いずれも自系列と他系列の
いずれかから同一のクロック源を選択する位相選択回路
１０２，１１２により選択されたクロック源の位相のク
ロック信号をそれぞれ発生できるクロック源１０１，１
１１と、クロック源１０１，１１１の両方の出力がとも
に入力されるクロック選択（スイッチ）回路１０３，１
１３と、両クロック源１０１，１１１の出力を監視し、
各位相選択回路１０２，１１２とクロックスイッチ回路
１０３，１１３とに選択すべきクロック源１０１または
１１１を指示するクロック選択論理回路１０４，１１４
とを有する。その他のＰＬＬ回路１０６，１１６、分配
回路１０７，１１７、論理回路１０５，１１５などは、
従来の装置と同様でよい。
【００１３】クロック選択論理回路１０４，１１４がク
ロック源１０１を選択指示したときは、図２に示すよう
に、クロック源１０４は自由発振し、クロック源１１４
はクロック源１０４に同期した位相で発振する。クロッ
ク源１１１が選択指示された場合は、同様にしてどちら
のクロック源もおなじクロック源１１１の発振するクロ
ック信号を発生する。したがって、クロックの切替えを
行なうときは、切替えの前後のクロック信号が同期して
いるので、クロックの乱れがなく、直ちに動作を継続す
ることができる。
ロック源１０１を選択指示したときは、図２に示すよう
に、クロック源１０４は自由発振し、クロック源１１４
はクロック源１０４に同期した位相で発振する。クロッ
ク源１１１が選択指示された場合は、同様にしてどちら
のクロック源もおなじクロック源１１１の発振するクロ
ック信号を発生する。したがって、クロックの切替えを
行なうときは、切替えの前後のクロック信号が同期して
いるので、クロックの乱れがなく、直ちに動作を継続す
ることができる。
【００１４】
【発明の効果】本発明は、自装置系と他装置系とのクロ
ック信号のいずれかを選択する位相選択回路と、他装置
系のクロック信号発生手段の出力したクロック信号を入
力し、そのクロック信号の位相に同期したクロック信号
を発生するクロック信号発生回路とを有することによ
り、各装置系にクロック信号を供給して稼働中のクロッ
ク信号発生手段を除く他の待機運転中のクロック信号発
生手段は、自装置系のクロック信号発生回路により、稼
働中のクロック信号発生手段の発生するクロック信号に
同期したクロック信号を発生することができ、クロック
の切替えを行なうときは、切替えの前後のクロック信号
が同期しているので、クロックの乱れがなく、直ちに動
作を継続することができる効果がある。
ック信号のいずれかを選択する位相選択回路と、他装置
系のクロック信号発生手段の出力したクロック信号を入
力し、そのクロック信号の位相に同期したクロック信号
を発生するクロック信号発生回路とを有することによ
り、各装置系にクロック信号を供給して稼働中のクロッ
ク信号発生手段を除く他の待機運転中のクロック信号発
生手段は、自装置系のクロック信号発生回路により、稼
働中のクロック信号発生手段の発生するクロック信号に
同期したクロック信号を発生することができ、クロック
の切替えを行なうときは、切替えの前後のクロック信号
が同期しているので、クロックの乱れがなく、直ちに動
作を継続することができる効果がある。
【図１】本発明の２重化クロック切替え装置の１実施例
のブロック図である。
のブロック図である。
【図２】図１の装置のタイムチャートである。
【図３】従来の２重化クロック装置の１実施例のブロッ
ク図である。
ク図である。
【図４】図３の装置のタイムチャートである。
【図５】従来の２重化クロック装置の他の実施例のブロ
ック図である。
ック図である。
【図６】図５の装置のタイムチャートである。
１０，１１，２０，２１，４０，４１ 処理装置系 １０１，１１１，２０１，２１１，４０１，４１１
クロック源 １０２，１１２ 位相選択回路 １０３，１１３，２０３，２１３，４０３，４１３
クロック選択（スイッチ）回路 １０４，１１４，２０４，２１４，４０４，４１４
クロック選択論理回路１０５，１１５，２０５，２１
５，４０５，４１５ 論理回路 １０６，１１６，４０６，４１６ ＰＬＬ回路 １０７，１１７，２０７，２１７，４０７，４１７
分配回路
クロック源 １０２，１１２ 位相選択回路 １０３，１１３，２０３，２１３，４０３，４１３
クロック選択（スイッチ）回路 １０４，１１４，２０４，２１４，４０４，４１４
クロック選択論理回路１０５，１１５，２０５，２１
５，４０５，４１５ 論理回路 １０６，１１６，４０６，４１６ ＰＬＬ回路 １０７，１１７，２０７，２１７，４０７，４１７
分配回路
Claims (2)
- 【請求項１】 それぞれ互いに独立なクロック信号発生
手段と、前記各クロック信号発生手段の出力したクロッ
ク信号を入力してその１つを選択し、該クロック信号を
自装置系に供給するクロック切替え手段とを有する２組
の装置系からなるクロック２重化装置の２重化クロック
切替え方法において、前記２組の装置系は、いずれか一
方のクロック信号発生手段により発生されたクロック信
号を等しく全装置系に供給し、他方のクロック信号発生
手段は、前記全装置系に供給されるクロック信号に同期
したクロック信号を発生し、クロック信号の切替え時に
は、前記他方のクロック信号発生手段により発生された
クロック信号を全装置系に供給することを特徴とする２
重化クロック切替え方法。 - 【請求項２】 それぞれ互いに独立なクロック信号発生
手段と、前記各クロック信号発生手段の出力したクロッ
ク信号を入力してその１つを選択し、該クロック信号を
自装置系に供給するクロック切替え手段とを有する２組
の装置系からなるクロック２重化装置の２重化クロック
切替え装置において、前記各クロック信号発生手段は、
自装置系と他装置系とのクロック信号のいずれかを選択
して前記クロック切換え手段に指示する位相選択手段
と、前記位相選択手段の指示により、他装置系のクロッ
ク信号発生手段の出力したクロック信号を入力し、その
クロック信号の位相に同期したクロック信号を発生する
手段とを有することを特徴とする２重化クロック切替え
装置。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5147980A JPH075949A (ja) | 1993-06-18 | 1993-06-18 | ２重化クロック切替えの方法と装置 |
| US08/254,559 US5530726A (en) | 1993-06-18 | 1994-06-06 | Method and apparatus for switching of duplexed clock system |
| CA002125450A CA2125450C (en) | 1993-06-18 | 1994-06-08 | Method and apparatus for switching of duplexed clock system |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5147980A JPH075949A (ja) | 1993-06-18 | 1993-06-18 | ２重化クロック切替えの方法と装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH075949A true JPH075949A (ja) | 1995-01-10 |
Family
ID=15442454
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5147980A Pending JPH075949A (ja) | 1993-06-18 | 1993-06-18 | ２重化クロック切替えの方法と装置 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5530726A (ja) |
| JP (1) | JPH075949A (ja) |
| CA (1) | CA2125450C (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010205154A (ja) * | 2009-03-05 | 2010-09-16 | Fujitsu Ltd | クロック供給方法及び情報処理装置 |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5675579A (en) * | 1992-12-17 | 1997-10-07 | Tandem Computers Incorporated | Method for verifying responses to messages using a barrier message |
| US5758132A (en) * | 1995-03-29 | 1998-05-26 | Telefonaktiebolaget Lm Ericsson | Clock control system and method using circuitry operating at lower clock frequency for selecting and synchronizing the switching of higher frequency clock signals |
| US6055362A (en) * | 1996-03-29 | 2000-04-25 | Bull Hn Information Systems Inc. | Apparatus for phase synchronizing clock signals in a fully redundant computer system |
| JP4159618B2 (ja) * | 1998-02-25 | 2008-10-01 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | 外部網への位相連続同期を伴う通信装置 |
| EP0982889A1 (de) * | 1998-08-28 | 2000-03-01 | Siemens Aktiengesellschaft | Elektrische Schaltung mit einem Taktgenerator zur Erzeugung eines internen Taktes sowie entsprechendes Verfahren |
| DE10018190C2 (de) * | 1999-05-18 | 2003-04-17 | Ibm | Unterbrechnungsloses Umschalten zwischen zwei Oszillator-Präzisionstaktgebern |
| US6194969B1 (en) * | 1999-05-19 | 2001-02-27 | Sun Microsystems, Inc. | System and method for providing master and slave phase-aligned clocks |
| KR100328757B1 (ko) * | 1999-09-07 | 2002-03-14 | 서평원 | 전송시스템의 클럭신호 전환에 의한 오류방지 장치 |
| DE10123932B4 (de) * | 2001-05-11 | 2005-03-24 | Siemens Ag | Verfahren zur Erzeugung eines internen Taktes in einer elektrischen Schaltung und entsprechende elektrische Schaltung mit einem zentralen Taktgenerator |
| JP3492655B2 (ja) * | 2001-08-20 | 2004-02-03 | エヌイーシーシステムテクノロジー株式会社 | 電子機器 |
| CN101621372B (zh) * | 2008-06-30 | 2013-01-30 | 华为技术有限公司 | 一种传送网络异步背板主备倒换的方法及装置 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62169560A (ja) * | 1986-01-22 | 1987-07-25 | Hitachi Ltd | 二重化クロツク信号発生装置 |
| JPH04278613A (ja) * | 1991-03-07 | 1992-10-05 | Nec Corp | ２重化構成のクロック装置 |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59231668A (ja) * | 1983-06-15 | 1984-12-26 | Nec Corp | 二重化クロツク信号切替方式 |
| US4899351A (en) * | 1988-07-18 | 1990-02-06 | Western Digital Corporation | Transient free clock switch logic |
| JP2518909B2 (ja) * | 1988-11-15 | 1996-07-31 | 富士通株式会社 | クロック発生回路の二重化方式 |
| JP2645880B2 (ja) * | 1988-12-14 | 1997-08-25 | 富士通株式会社 | システムクロック二重化方式 |
| US5052030A (en) * | 1989-05-31 | 1991-09-24 | Siemens Aktiengesellschaft | Method for synchronizing a clock, generated with the assistance of a counter, to a reference clock |
| US5355090A (en) * | 1989-10-06 | 1994-10-11 | Rockwell International Corporation | Phase corrector for redundant clock systems and method |
| US5059925A (en) * | 1990-09-28 | 1991-10-22 | Stratacom, Inc. | Method and apparatus for transparently switching clock sources |
| US5422915A (en) * | 1993-12-23 | 1995-06-06 | Unisys Corporation | Fault tolerant clock distribution system |
-
1993
- 1993-06-18 JP JP5147980A patent/JPH075949A/ja active Pending
-
1994
- 1994-06-06 US US08/254,559 patent/US5530726A/en not_active Expired - Lifetime
- 1994-06-08 CA CA002125450A patent/CA2125450C/en not_active Expired - Fee Related
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62169560A (ja) * | 1986-01-22 | 1987-07-25 | Hitachi Ltd | 二重化クロツク信号発生装置 |
| JPH04278613A (ja) * | 1991-03-07 | 1992-10-05 | Nec Corp | ２重化構成のクロック装置 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010205154A (ja) * | 2009-03-05 | 2010-09-16 | Fujitsu Ltd | クロック供給方法及び情報処理装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| CA2125450C (en) | 1999-08-03 |
| CA2125450A1 (en) | 1994-12-19 |
| US5530726A (en) | 1996-06-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH075949A (ja) | ２重化クロック切替えの方法と装置 | |
| JP2004054350A (ja) | クロック切り替え回路 | |
| JPH0292021A (ja) | ディジタルｐｌｌ回路 | |
| US5815694A (en) | Apparatus and method to change a processor clock frequency | |
| JP2737903B2 (ja) | クロック切替方式 | |
| JP2704102B2 (ja) | クロック同期方式 | |
| JPH01273451A (ja) | 二重化クロック同期方式 | |
| JP2003198430A (ja) | クロック発生装置 | |
| JPH02176916A (ja) | クロック切替方式 | |
| JPH05130087A (ja) | データ切替装置 | |
| KR950013799B1 (ko) | 이중 클럭시스템의 클럭신호 선택장치 | |
| JPH02292613A (ja) | Ｎ倍周期クロック生成方式および回路ならびに情報処理システム | |
| JPH10229390A (ja) | クロック中継方式 | |
| JPH01116815A (ja) | クロック切換え回路 | |
| JP2653281B2 (ja) | 多相クロック制御回路 | |
| JPH11355259A (ja) | クロック交絡分配装置 | |
| JPH01290013A (ja) | 非同期クロツク選択同期化回路 | |
| JPS62169560A (ja) | 二重化クロツク信号発生装置 | |
| JPH03272234A (ja) | 従属同期方式 | |
| JPS63299543A (ja) | 同期クロック発生回路 | |
| JPH098786A (ja) | 同期クロック切替方式 | |
| JPH04251312A (ja) | クロツク供給方式 | |
| JPS605622A (ja) | クロツク信号発生装置 | |
| JPH02166832A (ja) | クロック発生装置のクロック位相制御回路 | |
| JPH0425946A (ja) | 回路自己診断方式 |