JPS6348203B2 - - Google Patents
Info
- Publication number
- JPS6348203B2 JPS6348203B2 JP24702183A JP24702183A JPS6348203B2 JP S6348203 B2 JPS6348203 B2 JP S6348203B2 JP 24702183 A JP24702183 A JP 24702183A JP 24702183 A JP24702183 A JP 24702183A JP S6348203 B2 JPS6348203 B2 JP S6348203B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- circuit
- oscillation circuit
- timing signal
- timing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 230000010355 oscillation Effects 0.000 claims description 31
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 claims description 13
- 239000000919 ceramic Substances 0.000 claims description 5
- 239000013078 crystal Substances 0.000 claims description 5
- 238000010586 diagram Methods 0.000 description 6
- 238000000034 method Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 2
- 230000001934 delay Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L3/00—Starting of generators
Landscapes
- Oscillators With Electromechanical Resonators (AREA)
Description
【発明の詳細な説明】
本発明は水晶もしくはセラミツク共振子用発振
回路を有しこれにより各種制御信号を得るタイミ
ング信号発生装置に関するものである。
回路を有しこれにより各種制御信号を得るタイミ
ング信号発生装置に関するものである。
現在IC，LSIの製造技術の進歩により電子装置
はCMOS化が進んでいる。このことからCMOS
の特徴をより生かす為にスタンバイ時には装置へ
のクロツク供給を停止させたり、さらにはクロツ
クを発生する原発振を停止させる機能を持つ装置
が知られている。
はCMOS化が進んでいる。このことからCMOS
の特徴をより生かす為にスタンバイ時には装置へ
のクロツク供給を停止させたり、さらにはクロツ
クを発生する原発振を停止させる機能を持つ装置
が知られている。
しかしながら装置の発振器に水晶、もしくはセ
ラミツク共振子を使用するものはスタンバイを解
除し動作を再開させる時、すぐには発振が安定し
ないという欠点がある。このため従来は水晶もし
くはセラミツク共振子を使用する装置においては
発振停止させるスタンバイ機能が無かつたり、有
つても特殊な状態でのみしかスタンバイ解除が許
されないといつた非常に制限されたものが通常で
あつた。具体的にはスタンバイ解除の為に装置に
印加される信号と実際に装置が動作を再開するま
でに少なくとも発振が安定する時間が必要なた
め、スタンバイ解除信号としては装置全体のリセ
ツト信号の様な高速応答が必要でない限られた信
号しか許されていなかつた。
ラミツク共振子を使用するものはスタンバイを解
除し動作を再開させる時、すぐには発振が安定し
ないという欠点がある。このため従来は水晶もし
くはセラミツク共振子を使用する装置においては
発振停止させるスタンバイ機能が無かつたり、有
つても特殊な状態でのみしかスタンバイ解除が許
されないといつた非常に制限されたものが通常で
あつた。具体的にはスタンバイ解除の為に装置に
印加される信号と実際に装置が動作を再開するま
でに少なくとも発振が安定する時間が必要なた
め、スタンバイ解除信号としては装置全体のリセ
ツト信号の様な高速応答が必要でない限られた信
号しか許されていなかつた。
本発明の目的は、消費電力が少ないスタンバイ
モードを持ち、かつ、動作再開を要求する信号に
対して高速に応答できるタイミング信号発生装置
を提供する事にある。
モードを持ち、かつ、動作再開を要求する信号に
対して高速に応答できるタイミング信号発生装置
を提供する事にある。
本発明のタイミング信号発生装置は、水晶もし
くはセラミツク共振子を用いる発振回路と、該発
振回路からの出力信号に基づいて各種制御タイミ
ング信号を発生するタイミング信号発生回路と、
第１の信号に応じて前記発振回路の動作を停止さ
せる第１の制御手段と、第２の信号に応じて前記
タイミング信号発生回路の動作を停止させる第２
の制御手段と、前記発振回路からの出力信号をカ
ウントし一定時間信号を得るカウンタと、前記発
振回路が動作状態で第３の信号によつて前記第２
の制御手段に前記タイミング信号発生回路の動作
制御を行わしめ、前記発振回路が停止状態で前記
第３の信号によつて前記カウンタを初期化し、前
記一定時間信号によつて前記第２の制御手段に前
記タイミング信号発生回路の動作制御を行わしめ
る手段とを有する事を特徴とする。
くはセラミツク共振子を用いる発振回路と、該発
振回路からの出力信号に基づいて各種制御タイミ
ング信号を発生するタイミング信号発生回路と、
第１の信号に応じて前記発振回路の動作を停止さ
せる第１の制御手段と、第２の信号に応じて前記
タイミング信号発生回路の動作を停止させる第２
の制御手段と、前記発振回路からの出力信号をカ
ウントし一定時間信号を得るカウンタと、前記発
振回路が動作状態で第３の信号によつて前記第２
の制御手段に前記タイミング信号発生回路の動作
制御を行わしめ、前記発振回路が停止状態で前記
第３の信号によつて前記カウンタを初期化し、前
記一定時間信号によつて前記第２の制御手段に前
記タイミング信号発生回路の動作制御を行わしめ
る手段とを有する事を特徴とする。
以下、本発明の実施例を図面を参照しながら詳
細に説明する。
細に説明する。
第１図は本発明の実施例を示すブロツク図であ
る。第１図において１０は発振回路、２０は分周
器その他の論理回路より構成されるタイミング信
号発生回路、２１はタイミング信号発生回路２０
により得られる制御クロツク、ステート信号等各
種制御タイミング信号である。３０，４０はそれ
ぞれ発振回路１０、タイミング信号発生回路２０
の動作を停止させる信号を得るためのフリツプフ
ロツプである。また６０は発振回路１０からの信
号をカウントし一定時間後オーバフロー信号を出
力するカウンタ、５０は信号８０により起動され
るパルス発生回路、３１はパルス発生回路５０に
より発生されるパルスのパルス幅よりも長い時間
信号８０を遅延する遅延回路である。
る。第１図において１０は発振回路、２０は分周
器その他の論理回路より構成されるタイミング信
号発生回路、２１はタイミング信号発生回路２０
により得られる制御クロツク、ステート信号等各
種制御タイミング信号である。３０，４０はそれ
ぞれ発振回路１０、タイミング信号発生回路２０
の動作を停止させる信号を得るためのフリツプフ
ロツプである。また６０は発振回路１０からの信
号をカウントし一定時間後オーバフロー信号を出
力するカウンタ、５０は信号８０により起動され
るパルス発生回路、３１はパルス発生回路５０に
より発生されるパルスのパルス幅よりも長い時間
信号８０を遅延する遅延回路である。
第１図に示すブロツク図において装置をスタン
バイ状態にするために、フリツプフロツプ３０及
び４０を信号３４及び４４によりセツトする。こ
の信号３４，４４は装置外部より供給される信号
でもよいし内部で発生する信号でもよい。このと
きタイミング発生回路２０及び発振回路１０とも
にその動作を停止し装置の消費電力は最低とな
る。また信号４４によりフリツプフロツプ４０の
みをセツトすればタイミング信号の発生のみが停
止し装置はその動作を停止しスタンバイ状態に入
るが、発振回路１０は動作を継続している。この
時の消費電力は発振回路動作分必要であるが、ス
タンバイ状態から動作状態への移行については発
振回路１０は動作継続していることから発振安定
までの時間を考慮する必要がなく、容易に行える
状態にある。
バイ状態にするために、フリツプフロツプ３０及
び４０を信号３４及び４４によりセツトする。こ
の信号３４，４４は装置外部より供給される信号
でもよいし内部で発生する信号でもよい。このと
きタイミング発生回路２０及び発振回路１０とも
にその動作を停止し装置の消費電力は最低とな
る。また信号４４によりフリツプフロツプ４０の
みをセツトすればタイミング信号の発生のみが停
止し装置はその動作を停止しスタンバイ状態に入
るが、発振回路１０は動作を継続している。この
時の消費電力は発振回路動作分必要であるが、ス
タンバイ状態から動作状態への移行については発
振回路１０は動作継続していることから発振安定
までの時間を考慮する必要がなく、容易に行える
状態にある。
いま、先に述べた２種類のスタンバイ状態を前
者についてはストツプ状態、後者についてはホル
ト（HALT）状態と呼ぶことにする。
者についてはストツプ状態、後者についてはホル
ト（HALT）状態と呼ぶことにする。
次にスタンバイ状態を解除し、動作状態に移行
する手順を、動作信号波形を示す第２図、第３図
をも参照して説明する。第２図は装置がストツプ
状態にあるときのスタンバイ解除の手順を各種信
号の動作波形により説明する図である。ストツプ
状態では、フリツプフロツプ３０はセツトされて
おり、信号３２はハイレベルである。まず、信号
８０によりスタンバイ解除の要求が与えられる。
このスタンバイ解除要求信号は装置外から与えら
れてもよいし、装置内部の特定信号、例えば装置
のタイミング信号には無関係に動作しているカウ
ンタからのオーバフロー信号等でもよい。信号８
０を受けパルス発生回路５０によりワンシヨツト
パルスが発生する。また信号８０は遅延回路３１
を経由してフリツプフロツプ３０をリセツトす
る。このときフリツプフロツプ３０は信号８０の
発生より一定時間遅れてリセツトされるので、パ
ルス発生回路５０にて発生されたパルス信号はイ
ンバータ３３及びアンドゲート５１によつて禁止
されフリツプフロツプ４０には何ら影響を与えな
い。
する手順を、動作信号波形を示す第２図、第３図
をも参照して説明する。第２図は装置がストツプ
状態にあるときのスタンバイ解除の手順を各種信
号の動作波形により説明する図である。ストツプ
状態では、フリツプフロツプ３０はセツトされて
おり、信号３２はハイレベルである。まず、信号
８０によりスタンバイ解除の要求が与えられる。
このスタンバイ解除要求信号は装置外から与えら
れてもよいし、装置内部の特定信号、例えば装置
のタイミング信号には無関係に動作しているカウ
ンタからのオーバフロー信号等でもよい。信号８
０を受けパルス発生回路５０によりワンシヨツト
パルスが発生する。また信号８０は遅延回路３１
を経由してフリツプフロツプ３０をリセツトす
る。このときフリツプフロツプ３０は信号８０の
発生より一定時間遅れてリセツトされるので、パ
ルス発生回路５０にて発生されたパルス信号はイ
ンバータ３３及びアンドゲート５１によつて禁止
されフリツプフロツプ４０には何ら影響を与えな
い。
フリツプフロツプ３０がリセツトされたことに
より発振回路１０の発振動作が再開される。発振
回路出力信号１１はカウンタ６０に入力され前述
のパルス発生回路５０からのパルス信号により初
期化されているので、あらかじめ設定された発振
安定に要する時間後カウンタ６０からの一定時間
後、オーバフロー信号が発生する。これによりフ
リツプフロツプ４０はオアゲート７０を介してリ
セツトされタイミング発生回路も動作を再開し通
常動作を始める。
より発振回路１０の発振動作が再開される。発振
回路出力信号１１はカウンタ６０に入力され前述
のパルス発生回路５０からのパルス信号により初
期化されているので、あらかじめ設定された発振
安定に要する時間後カウンタ６０からの一定時間
後、オーバフロー信号が発生する。これによりフ
リツプフロツプ４０はオアゲート７０を介してリ
セツトされタイミング発生回路も動作を再開し通
常動作を始める。
次に装置がホルト状態にあるときのスタンバイ
解除の手順を説明する。第３図は装置がホルト状
態にあり、これを解除する手順を示した各種信号
波形図である。信号波形図に付した番号は説明の
便宜上第２図と同じ番号を使用している。ホルト
状態ではフリツプフロツプ３０はセツトされてお
らず発振回路１０は定常発振動作を行なつてい
る。ここで信号８０によりスタンバイ解除の要求
が与えられるとストツプ状態解除にて説明したと
同様にパルス発生回路５０によつてパルスを発生
する。このときフリツプフロツプ３０はリセツト
状態にあり前記パルスはアンドゲート５１を通過
しゲート７０を介してフリツプフロツプ４０をリ
セツトする。従つて信号８０によるスタンバイ解
除要求によりカウンタ６０による時間待ちするこ
となく即座にタイミング発生回路２０の動作を再
開する。
解除の手順を説明する。第３図は装置がホルト状
態にあり、これを解除する手順を示した各種信号
波形図である。信号波形図に付した番号は説明の
便宜上第２図と同じ番号を使用している。ホルト
状態ではフリツプフロツプ３０はセツトされてお
らず発振回路１０は定常発振動作を行なつてい
る。ここで信号８０によりスタンバイ解除の要求
が与えられるとストツプ状態解除にて説明したと
同様にパルス発生回路５０によつてパルスを発生
する。このときフリツプフロツプ３０はリセツト
状態にあり前記パルスはアンドゲート５１を通過
しゲート７０を介してフリツプフロツプ４０をリ
セツトする。従つて信号８０によるスタンバイ解
除要求によりカウンタ６０による時間待ちするこ
となく即座にタイミング発生回路２０の動作を再
開する。
以上説明した様に本発明によれば、同一のスタ
ンバイ解除要求信号によつてストツプ状態にある
時は発振器が安定に動作した後装置動作が再開
し、ホルト状態にある時は時間待ちする事なく高
速に装置の動作を再開させる事が出来るので、装
置動作に応じて消費電力を十分少なくする事も、
信号に高速に応答して動作する事も柔軟に対応出
来るタイミング信号発生装置が得られる。
ンバイ解除要求信号によつてストツプ状態にある
時は発振器が安定に動作した後装置動作が再開
し、ホルト状態にある時は時間待ちする事なく高
速に装置の動作を再開させる事が出来るので、装
置動作に応じて消費電力を十分少なくする事も、
信号に高速に応答して動作する事も柔軟に対応出
来るタイミング信号発生装置が得られる。
第１図は本発明の実施例を示すブロツク図、第
２図、第３図はその動作を示すタイミングチヤー
トである。 １０……発振回路、２０……タイミング信号発
生回路、２１……制御タイミング信号、３０，４
０……フリツプフロツプ、３１……遅延回路、３
３……インバータ、５０……パルス発生回路、５
１……アンドゲート、６０……カウンタ、７０…
…オアゲート。
２図、第３図はその動作を示すタイミングチヤー
トである。 １０……発振回路、２０……タイミング信号発
生回路、２１……制御タイミング信号、３０，４
０……フリツプフロツプ、３１……遅延回路、３
３……インバータ、５０……パルス発生回路、５
１……アンドゲート、６０……カウンタ、７０…
…オアゲート。
Claims (1)
- １ 水晶もしくはセラミツク共振子を用いる発振
回路と、該発振回路からの出力信号に基づいて各
種制御タイミング信号を発生するタイミング信号
発生回路と、第１の信号に応じて前記発振回路の
動作を停止させる第１の制御手段と、第２の信号
に応じて前記タイミング信号発生回路の動作を停
止させる第２の制御手段と、前記発振回路からの
出力信号をカウントし一定時間信号を得るカウン
タと、前記発振回路が動作状態で第３の信号によ
つて前記第２の制御手段に前記タイミング信号発
生回路の動作制御を行わしめ、前記発振回路が停
止状態で前記第３の信号によつて前記カウンタを
初期化し、前記一定時間信号によつて前記第２の
制御手段に前記タイミング信号発生回路の動作制
御を行わしめる手段とを有する事を特徴とするタ
イミング信号発生装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24702183A JPS60141003A (ja) | 1983-12-28 | 1983-12-28 | タイミング信号発生装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24702183A JPS60141003A (ja) | 1983-12-28 | 1983-12-28 | タイミング信号発生装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS60141003A JPS60141003A (ja) | 1985-07-26 |
| JPS6348203B2 true JPS6348203B2 (ja) | 1988-09-28 |
Family
ID=17157219
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP24702183A Granted JPS60141003A (ja) | 1983-12-28 | 1983-12-28 | タイミング信号発生装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60141003A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6953814B2 (en) | 1997-06-30 | 2005-10-11 | Stratacor, Inc. | Natural insect repellant |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62151024A (ja) * | 1985-12-25 | 1987-07-06 | Nec Corp | 集積回路装置 |
| US5155453A (en) * | 1991-05-23 | 1992-10-13 | Samsung Semiconductor, Inc. | Low-power crystal oscillator |
-
1983
- 1983-12-28 JP JP24702183A patent/JPS60141003A/ja active Granted
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6953814B2 (en) | 1997-06-30 | 2005-10-11 | Stratacor, Inc. | Natural insect repellant |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS60141003A (ja) | 1985-07-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6240886B2 (ja) | ||
| US5625311A (en) | System clock generating circuit having a power saving mode capable of maintaining a satisfactory processing speed | |
| US4857868A (en) | Data driven clock generator | |
| JPS6348203B2 (ja) | ||
| JP2643579B2 (ja) | マイクロコンピュータ | |
| JPH04348410A (ja) | マイクロコンピュータ | |
| JPH0681041B2 (ja) | 集積回路装置 | |
| JPS6148726B2 (ja) | ||
| JP2738159B2 (ja) | クロック信号制御回路 | |
| JPH0724006B2 (ja) | デ−タ処理装置 | |
| JPS61123916A (ja) | マイクロコンピユ−タ | |
| JPH0367316A (ja) | クロック発生回路 | |
| JPH0682310B2 (ja) | 演算装置の動作周波数切り換え制御回路 | |
| JPS6333806B2 (ja) | ||
| JP3040635B2 (ja) | クロック発生回路 | |
| JP2830216B2 (ja) | スタンバイ回路 | |
| JPS6135565B2 (ja) | ||
| JPH035948Y2 (ja) | ||
| JPS6270924A (ja) | デ−タ処理装置 | |
| JPS6146615A (ja) | 半導体集積回路装置 | |
| JPH0377113A (ja) | 外部発振回路 | |
| JPS5858628A (ja) | デ−タ処理装置 | |
| JPS59189426A (ja) | クロツク供給制御方式 | |
| JPH049336B2 (ja) | ||
| JPH0326112A (ja) | 集積回路装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |