JPH0467611B2 - - Google Patents

Description

【発明の詳細な説明】 イ 産業上の利用分野 本発明は数百〜数千ドツトを一列に並べたパラ
レルサーマルヘツドを用いたプリンタプロツタに
おけるサーマルヘツド駆動回路に関する。

ロ 従来の技術 一般にフアクシミリ等で用いられるパラレルサ
ーマルヘツドは全長216mm程度で１mmにつき６〜
16ドツトの密度であるから、全ドツト数は大体
1000〜4000個となり、これを１ブロツク数百ドツ
トのブロツクに分け、ブロツク毎に順次通電して
発色させるようになつている。従来構成を本発明
の一実施例を示す図を借りて説明する。図でＲ１
〜Rnはサーマルヘツドの各発熱素子で、Ｄ１〜
Ｄ８は各発熱素子の通電をオンオフするドライバ
である。発熱素子は例えば１ブロツク216ドツト
で８ブロツク、全ドツト数1728個であり、１列分
の記録データはシフトレジスタSR１〜SR８に入
力され、１列分の発色データの入力が終つた所で
各シフトレジスタの出力をラツチ回路Ｌ１〜Ｌ８
にラツチし、ドライバＤ１〜Ｄ８を順次作動させ
て行く。これらの制御は通常マイクロコンピユー
タで行われることが多い。従つてシフトレジスタ
SR１〜SR８への発色データの入力はバスライン
を通してＩ／Ｏ命令で行うのが最も簡単である。
しかしこの方法では１ビツトのデータを入力する
のに10μS程度かゝり一列分の発色データの入力
には約10mSを必要とする。他方発色の方は一ブ
ロツク当り1mS以下の速さで行われるので、８ブ
ロツク全部作動させる場合でも8mSで１列分の発
色が完了できる。従つて発色速度に比しデータ入
力に時間がかゝり、データ入力速度がプリンタの
速度を制限していることになる。特にプロツタ動
作としてリアルタイムで波形を描かせているよう
な場合、プリンタの速度は重要である。上述した
データ入力の速度を向上させる方法としてDMA
（Direct Memory Access）転送法が知られてい
るが、これはRAMから直接シフトレジスタにデ
ータを転送するので、一旦データをコンピユータ
に読込み、コンピユータからシフトレジスタにデ
ータを転送する通常の方法に比し、データ転送時
だけ見ると速度向上が得られるが、RAMにデー
タを格納するので、そのときの速度が問題とな
り、全体として見ると充分な効果は得られない。

ハ 発明が解決しようとする問題点 本発明はパラレルサーマルヘツドを用いたプリ
ンタプロツタにおける上述した速度上の問題を解
決しようとするものである。

ニ 問題点解決のための手段 １〜＋数ビツトのシフトレジスタ図中Soの両
端のビツトを接続してリングレジスタを構成し、
このシフトレジスタにプリンタパターンのパラレ
ルヘツドのドツト列一列分のデータの一部を入力
してこのデータをパラレルヘツドの各ドツトに対
応したビツトを有するデータレジスタ（図中SR
１〜SR８）に転送する構成で、かつ上記各レジ
スタに印加するシフトパルスの数をパラレルヘツ
ド一列分のプリントデータによつて予めセツトす
るようにした。

ホ 作 用 プリンタプロツタで図形或は測定装置出力を記
録する場合、パラレルヘツドの全ドツト数に比し
発色せしめるべきドツトの数は大へん少く、発色
しないドツト（白のドツト）が多数続くプリント
パターンが多い。本発明はこの点に着目したもの
で、白又は発色ドツトが多数続く場合、上記シフ
トレジスタSoの各ビツトを“０”又は“１”に
し、白又は黒のドツト数だけシフトパルスを与え
ると、引続き白又は黒の部分に対するプリントパ
ターンがデータレジスタに入力される。従つてプ
リントパターンが引続く白又は黒から変わる部分
でだけ上記シフトレジスタSoにプリントパター
ンのその部分のパターンデータを入力すればよ
く、プリントパターンのデータの転送は大体シフ
トレジスタをシフトさせるシフトパルスの周期と
パラレルヘツドの全ドツト数との積と上記シフト
レジスタSoへのデータ入力時間とで決まり、上
述したようにパラレルヘツドの一ドツト列中白の
部分が大部分で、これが長く続く場合レジスタ
Soへの入力回数は少く、従つてデータ転送時間
はシフトパルス周期と全ドツト数との積で決ま
り、シフトパルスの周期は充分短かくできるか
ら、プリントパターンデータの転送の速度向上が
得られるのである。

ヘ 実施例 図は本発明の一実施例を示す。図で鎖線ブロツ
クTHで囲んだ部分がパラレルサーマルヘツドで
Ｒ１〜Rnは発熱素子であり、この例では1728ド
ツトよりなつており、Ｄ１〜Ｄ８はドライバ、Ｌ
１〜Ｌ８はラツチ回路、SR１〜SR８はシフトレ
ジスタで各216ビツトであり、８個直列に接続さ
れて1728ドツトのシリアルインパラレルアウトの
レジスタになつており、これが特許請求の範囲に
おけるデータレジスタである。Ｂはマイクロコン
ピユータCPUの８ビツトのバスラインで、この
バスラインに８ビツトのパラレルインシリアルア
ウトのシフトレジスタSoが接続してあり、この
シフトレジスタとサーマルヘツド内の各シフトレ
ジスタSR１〜SR８には共通のシフトパルスが印
加されるようになつている。CLはクロツク発生
器で、その出力がゲートＧを通して上記シフトパ
ルスとしてSo，SR１〜SR８に印加される。シフ
トレジスタSoは出力が入力にフイードバツクさ
れてリングレジスタになつている。PMはプログ
ラマブルワンシヨツト回路でクロツク発生器CL
の出力と同期して、CPUによつて設定された個
数のパルス数に相当する幅の一パルスを出力し、
この出力によつてゲートＧを開くようにしてあ
る。以下この構成の動作を幾つかの例について説
明する。

(1) １列1728ドツト全部が黒の場合。

これは記録紙の送り方向に直角に紙を横断し
て線を引くような場合である。

CPUはシフトレジスタSoに８ビツト全て
“１”を入力し、プログラマブルワンシヨツト
回路PMにクロツク数1728をセツトする。そう
するとクロツク発生器CLの出力パルス1728個
が出力される間ゲートＧが開いており、その間
So，SR１〜SR８がシフトされ、Soはリング
動作によつてその間全ビツト“１”の状態にあ
つてこれがSR１〜SR８に入力されて行くの
で、1728個のクロツクパルスによつてシフトレ
ジスタSR１〜SR８の全ビツトが１になる。ク
ロツク発生器CLの出力の周期は２〜5MHz程度
であるから、１ドツト当りの転送所要時間は
0.2〜0.5μS程度であり、一列全部黒でも1mS以
下の時間でSR１〜SR８へのデータ転送が終了
できる。

(2) １列全ドツトが白の場合。

これは記録紙の送り方向で記録が途切れる場
合で、パラレルヘツドのドツト列と平行でない
方向に鎖線を画くような場合とか、記録紙の送
り方向に並ぶ二つの図形の間の空白部のような
場合である。この場合は上と同様。但し１列全
ドツト白の状態が２列以上続く場合、最初の列
についてだけ上の動作を行えばよい。１列全ド
ツト黒の状態が２列以上続く場合も同様。

(3) 一ドツト列の中で白のドツトが続いて黒のド
ツトが現れる場合。

図形の場合、このようなことが多いが、白の
部分はSo全ビツトを“０”にし、PMに白の部
分のドツト数だけのパルス数をセツトして
“０”のデータをその個数だけSR１〜SR８に
転送し、次に黒の部分をSoにセツトし、黒の
部分のデータを転送し、その後再びSoを全ビ
ツト“０”にして次の黒の部分まで転送すると
云うシーケンスでSR１〜SR８にデータを転送
する。この動作は黒の部分、白の部分が何回も
繰返される場合は時間がかゝるが、多チヤンネ
ルの測定出力の時間的変化の記録のような場
合、発色ドツトは数個で残りは全部白であり、
このような場合は速度向上が得られる。また８
ビツト周期の繰返しパターンの場合、例えば点
線のようなもののプリントはSoにデータを一
回入力すればよく、(1)の場合と同様の速度で転
送ができる。

(4) 上例の変形動作で一つの測定出力を記録する
ような場合。

この場合プリントされるパターンは一本のカ
ーブで1728ドツト中発色するのは１ドツトだけ
である。この場合測定出力はCPUにおいてサ
ーマルヘツドのドツト番号に変換される。この
ドツト番号をｎとする。CPUはまずSoの全ビ
ツトを“０”にし、PMに（1728−ｎ）をセツ
トして“０”のデータをSR１〜SR８に送り、
次にSoに“10000000”を入力してPMに“１”
をセツトして１個の発色データをSR１に送り、
その後Soを再び全ビツト“０”にしてPMに
（ｎ−１）をセツトし“０”のデータをSR１〜
SR８に送る。この場合Soは３回データ入力が
行われるが、後はクロツクパルス1728個分の時
間でデータ転送ができる。

(5) 一ドツト列内で白ドツトと黒ドツトとが細か
く入れ替る場合。

一ドツト列で白ドツトが続いた後、このよう
な状況が始まる場合を述べる。白ドツトが続く
範囲は(3)と同じ。(3)の動作が終ると、一ドツト
列のプリントパターンで上記した継続する白ド
ツトの最後のドツトの次は黒ドツトで、プリン
トパターンのこの黒ドツトから後の部分のプリ
ントパターン８ドツト分がバスラインを介して
シフトレジスタに入力され、８個のクロツクパ
ルスでデータレジスタに転送される。白黒が細
かく入れ替る間はこのような動作が繰返され
る。その後白または黒のドツトが続く場合上述
(3)の動作の動作となる。

以上のようにしてSR１〜SR８に発色データが
入力されたら、CPUは１ビツトラツチ回路Loを
介してラツチ回路Ｌ１〜Ｌ８を作動させレジスタ
SR１〜SR８のデータをＬ１〜Ｌ８にラツチし、
８ビツトＩ／Ｏラツチ回路ELを介してドライバ
Ｄ１〜Ｄ８を順次作動させて１列分のパターンの
発色を完了する。

上例ではシフトレジスタSoに８ビツトのもの
を用いたが、これは１ビツトでもよく、CPUの
バスラインと同じビツト数のものを用いるのが最
も能率的で16ビツトバスならSoも16ビツトにす
るのがCPUの動作は簡単になる。

ト 効果 本発明は上述したような構成で、プリンタプロ
ツタで図形とか測定出力を記録する場合、パラレ
ルサーマルヘツドの全ドツト中発色ドツトは小数
でかつ一般的に散在しており、白のドツトが多数
個連続する場合が殆んどであり、このような場合
レジスタSoへの入力回数が少なくなり、データ
転送時間はレジスタのシフトパルス（クロツク発
生器出力）の周期と全ドツト数の積で略きまるの
で、データ転送がスピードアツプされ、ハード上
の構成としてシフトレジスタSo、プログラマブ
ルワンシヨツト回路が従来構成に付加される程度
であるから安価にプリンタプロツタの速度向上が
得られる。

【図面の簡単な説明】

図面は本発明の一実施例のブロツク図である。

Claims (1)

【特許請求の範囲】
1. １ パラレルヘツドの各ドツトに対応するビツト
   を有するシフトレジスタ（データレジスタとす
   る）にプリントパターンの一ドツト列分のデータ
   を入力し、同レジスタのパラレル出力によつて各
   ドツトの発熱を制御する構成において、CPUの
   バスラインにシフトレジスタを接続して、一ドツ
   ト列のプリントパターン中、同シフトレジスタの
   ビツト数と同数のドツトパターンデータを同シフ
   トレジスタに入力し、同レジスタのシフト出力を
   入力側に戻してリングレジスタを構成すると共
   に、同レジスタのシフト出力を上記データレジス
   タに転送するようにし、上記両レジスタには共通
   のシフトパルスを印加する構成となすと共に、
   CPUは一ドツト列分のプリントパターン中白又
   は発色ドツトが引続く場合、上記シフトレジスタ
   の全ビツトを“１”又は“０”にして、一ドツト
   列のプリントパターンにおいて、上記白又は発色
   ドツトが継続する個数分のシフトパルスを上記各
   レジスタに印加し、一ドツト列内でプリントパタ
   ーンのデータが白から発色又は発色から白に変わ
   る部分でのみプリントパターンのその部分のデー
   タを上記シフトレジスタに入力するようになつて
   いる感熱式プリンタプロツタ。