JPH0471351B2 - - Google Patents
Info
- Publication number
- JPH0471351B2 JPH0471351B2 JP60110155A JP11015585A JPH0471351B2 JP H0471351 B2 JPH0471351 B2 JP H0471351B2 JP 60110155 A JP60110155 A JP 60110155A JP 11015585 A JP11015585 A JP 11015585A JP H0471351 B2 JPH0471351 B2 JP H0471351B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- substrate
- thin film
- compound semiconductor
- ohmic contact
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N52/00—Hall-effect devices
- H10N52/101—Semiconductor Hall-effect devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/851—Dispositions of multiple connectors or interconnections
- H10W72/874—On different surfaces
- H10W72/884—Die-attach connectors and bond wires
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W74/00—Encapsulations, e.g. protective coatings
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/731—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors
- H10W90/736—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors between a chip and a stacked lead frame, conducting package substrate or heat sink
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
- H10W90/756—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked lead frame, conducting package substrate or heat sink
Landscapes
- Hall/Mr Elements (AREA)
Description
〔産業上の利用分野〕
本発明は、ホール素子、磁気抵抗効果素子な
ど、磁界ないし磁束を電気信号に変換する磁電変
換素子に関するものである。 〔従来の技術〕 従来、表面上に有機物絶縁層を有する基板上
に、−族の化合物半導体より成る感磁部半導
体膜が形成されている磁電変換素子は、例えば家
電用に市販されているInSbホール素子のように、
その電気的特性が非常に優れ、高感度ではある
が、ハンダリフロー法のような260℃付近での高
温度プロセスによる実装がむずかしいという問題
点を有していた。 〔発明が解決しようとする問題点〕 そこで、本発明の目的は、表面に有機物絶縁層
を有する基板上に形成された−族化合物半導
体膜より成る感磁部の耐熱性を向上させ、ハンダ
リフローのような、高温度実装時の過酷なサーマ
ルシヨツクに完全に耐えることができる高信頼性
かつ高感度の磁電変換素子を工業的に量産性の極
めて大なるプロセスで供給することにある。 〔問題点を解決するための手段〕 本発明者らは、上述のごとき従来技術の欠点を
除くため、広汎な磁電変換素子の構造についての
検討を行つた結果、感磁部を構成する半導体膜の
上下両面に無機質の薄い絶縁層を形成することに
より、磁電変換素子の耐熱性が大幅に改善される
ことを見い出し、信頼性が大であり、かつ高性能
の磁電変換素子を製作し、本発明を完成した。 すなわち、本発明の磁電変換素子は、感磁部が
表面に有機物絶縁層を有する基板上に形成され、
その感磁部は厚さが0.1〜10μmの−族化合物
半導体膜から成り、かつかかる感磁部の両面に無
機質の薄い絶縁層が形成されていることを特徴と
する。 〔実施例〕 本発明の磁電変換素子の一つの例であるホール
素子の構造の一実施例を第１図および第２図に示
す。ここで、１は基板、２は基板１上に配置した
有機物絶縁層である。３は−族化合物半導体
膜であり、この半導体膜３の両面に無機質の薄い
絶縁層４ａおよび４ｂを形成したものを絶縁層２
上に配置する。５はCu層６、Ni層７およびAu層
８から成るホール素子電極であり、そのAu層８
には金属細線９をワイヤボンデイングにより接続
する。その金属細線９をリードフレーム１０に接
続する。１１は一部分のリードフレーム１０に第
２図に示すように形成されたアイランドであり、
このアイランド１１上にダイボンド樹脂層１２に
より基板１を接着し、その全体をエポキシ樹脂な
どによりモールドしてモールドケース１３を形成
する。１４は半導体膜３のうち感磁部を形成する
部分である。 ここで、ホール素子の電極５以外のホール素子
上の部分は、無機質の薄い絶縁層４ａで全て覆わ
れている。もちろん、無機質の薄い絶縁層４ａは
感磁部１４上のみに形成してもよい。ここでいう
感磁部１４とは、実質的な磁電変換作用にあずか
る部分であつて、半導体の薄膜部分のみもしくは
磁電変換作用を高めるために形成される補助的な
電極の形成された半導体薄膜部分を通常は意味し
ている。 さらにまた、ホール素子をリードフレーム１０
を介することなく、直接プリント配線板に取り付
けることもできる。その場合、プリント配線板上
に形成された配線上に金属細線９を直接に接続す
る。 第３図は感磁部１４上にシリコーン樹脂層２１
を形成して、半導体膜３を残留応力等から保護し
たものである。 第４図はさらにそのシリコーン樹脂層２１上に
磁気収束チツブ３１を配置して、磁気増幅により
さらに素子の感度を増加させたものである。この
場合、基板１にはソフトフエライト等の軟磁性材
料を用いるのが好ましい。 以上のように、本発明の磁電変換素子では、感
磁部半導体膜３の両側に無機質の薄い絶縁層４ａ
および４ｂが形成されており、これらの層４ａお
よび４ｂの介在により、磁電変換素子の耐熱性は
大幅に向上し、ハンダリフロー法のような高温度
プロセスによる実装が可能になつた。無機質の薄
い絶縁層４ａおよび４ｂはAl2O3，SiO，SiO2，
Si3N4，AlNまたはその混合物の単一もしくは複
数の薄い被膜等の無機質膜から成り、その厚みは
2μm以下、好ましくは500Å〜10000Åの範囲であ
る。 かかる絶縁層４ａおよび４ｂの存在により磁電
変換素子の高温度プロセスでの安定性が飛躍的に
向上する。これは、無機質の薄い絶縁層４ａおよ
び４ｂにより、有機物絶縁層２あるいは基板１か
らの不純物の侵入が阻止され、しかし熱応力が緩
和される等の理由によると考えられる。 無機質の薄い絶縁層４ａおよび４ｂにより、
260℃付近での磁電変換素子の高温度実装プロセ
スにおける熱安定性が大幅に向上し、従来技術で
は不可能であつた高温実装が可能となつた。さら
にまた、無機質の薄い絶縁層４ａおよび４ｂは複
数の層より形成されてもよい。Al2O3のみで無機
質の薄い絶縁層を形成することを避けて、たとえ
ば、2000ÅのAl2O3層上に4000ÅのSiO2層を形成
し、これら２層で上部の無機質の薄い絶縁層４ａ
を構成することにより、かかる絶縁層のエツチン
グ特性を向上させることも好ましい。 さらにまた、絶縁層４ａおよび４ｂの両層の材
質、組成、層構造、膜厚等は必ずしも同じでなく
てもよい。無機質の薄い絶縁層４ａおよび４ｂを
形成するためには、蒸着法、スパツター法、反応
性スパツター法、CVD法、分子線蒸着法等各種
の方法を用いることができる。 半導体膜３としては通常の磁電変換素子として
用いられる高移動度の−族化合物半導体膜が
よく、 InSb，InAs，INp，GaAs，GaSb，Inx，Sny，
Inx，Asy，InxPy，GaxAsy，GaxSby（ｘ＋ｙ＝２） InxSbySnz，InxAsyPz，InxGaySbz，InxAsySbz（ｘ
＋ｙ＋ｚ＝２） InsGatAsuPv，InsGatAsuSbz，InsGatSbuPv（ｓ＋
ｔ＋ｕ＋ｖ＝２） 等の−族の２元，３元，４元等の化合物半導
体で、室温での電子移動度が2000〜80000cm2／V.
secの範囲内にあり、電子濃度が５×1015〜５×
1018cm-3の範囲内で厚さが0.1〜10μmの単結晶も
しくは多結晶の薄膜が好ましく用いられる。ここ
で、InSb，InAsは高に移動度を示すので、特に
好ましく用いられる。 半導体膜３の形成にあたつては、LPE法、
CVD法、MOCVD法、蒸着法、MBE法等通常の
半導体膜の形成法であれば何を用いてもよい。こ
の中でも特にMBE法は結晶性の良好な半導体膜
が得られ、高電子移動度の半導体膜が容易に形成
でき、しかも磁電変換素子の感度に非常に大きな
影響を持つ因子である薄膜の膜厚の制御性もよい
ので特に好ましい。また、半導体膜３の形成に
は、多結晶もしくは単結晶の半導体ウエーハから
研磨法により薄膜化する方法も用いられる。 有機物絶縁層２は、通常、基板１と高移動度半
導体膜３との接着層として好ましく用いられるも
のであり、通常用いられている熱硬化性のエポキ
シ樹脂、フエノールエポキシ樹脂、東芝セラミツ
クスのTVB樹脂等が好ましく用いられる。 本発明の素子の基板１は、一般の磁電変換素子
に用いられているものでよく、単結晶もしくは多
結晶のフエライト基板、アルミナ等のセララミツ
クス基板、ガラス基板、石英基板、シリコン基
板、サフアイア基板、半絶性もしくは導電性の
GaAs基板、InP基板等や耐熱性の樹脂基板、強
壌性体である鉄、パーマロイ等の基板等が用いら
れる。 ホール素子の電極５は、例えばオーミツクコン
タクト層としてのCu層６、補強層としてのNi層
７、ボンデイング層としてのAu層８の三層より
成る。この三層構造の電極を形成することによ
り、有機物絶縁層２上の半導体薄膜３に対し、低
いパワーの超音波印加でかつ低温で、高信頼性の
強固なワイヤボンデイング接合を形成することが
可能になる。 Au層８、Ni層７あるいはCu層６を形成するた
めには、無電解メツキ法、電解メツキ法、蒸着ま
たはスパツタリングによるリフトオフ法等のよう
に、通常の半導体素子の電極形成に用いる方法を
用いることができる。それぞれの層６〜８の厚さ
は特に限定しないが、通常は、0.1〜30μmであ
り、好ましくは0.3〜10μmとする。 また、ホール素子の電極５をCu層６を厚くし
て、この層６とAu層８との二層で構成すること
も好ましい。 モールド１３のための樹脂は、一般の電子部品
のモールドに用いられている樹脂でよい。好まし
いものとしては、熱硬化性樹脂があり、たとえば
エポキシ樹脂、フエノールエポキシ樹脂等があ
る。そのモールド方法は、通常の電子部品で行わ
れている方法でよく、例えば注型モールド、トラ
ンスフアーモールド、固型ペレツトを素子上に置
き、加熱溶融後硬化してモールドする等の方法を
用いることができる。 以上では、本発明の磁電変換素子の一例とし
て、ホール素子を例にとつて説明してきたが、半
導体磁気抵抗効果素子等磁気信号を検出して電気
信号に変換して出力する素子であつて、ホール効
果や半導体の磁気抵抗効果を利用した半導体の磁
電変換素子についてはすべて本発明を有効に適用
できる。さらにまた、これらの効果と他の効果を
併用した半導体の磁電変換素子ももちろん本発明
の範囲である。 以下、本発明を具体例をもつて説明するが、本
発明はこれらの例のみに限定されるものではな
く、先に述べた基本構造を持つ全ての磁電変換素
子に有効に適用できるものである。 実施例 １ 表面が平滑なマイカ基板上に厚さ1.2μm、室温
での電子移動度が8500cm2／V.secであり、電子濃
度が３×1016cm-3のInAs膜をMBE法（分子線エ
ピタキシー法）により形成して半導体膜３を作つ
た。次に、この半導体膜上に真空蒸着法により
Al2O3の層を4000Åの厚さに形成して無機質の薄
い絶縁層４ｂを作つた。次に、この薄膜の表面に
エポキシ樹脂を塗布し、厚さ0.3mm、一辺が50mm
の正方形をしたアルミナ基板１上に接着して、有
機物絶縁層２を形成した。ついで、前述のマイカ
を除去した。その後、フオトレジストを使用し、
通常行われている方法でInAs薄膜の感磁部の表
面上にフオトレジスト被膜を形成した。次に、無
電解メツキを行い、銅を0.3μmの厚さに所要の部
分のみに付着させた。さらに、銅の厚付けを行う
ために電解銅メツキを行つて、厚さ2μmのCu層
６を形成した。次に、上記のフオトレジストを再
度用いて、電極部のみに厚さ2μmのNi層７を電
解メツキ法により形成した。さらにその上に、電
解メツキにより厚さ2μmのAu層８を形成した。
次に、上記のフオトレジストを再度用い、フオト
リソグラフイーの手法により不要なInAs薄膜お
よび一部の不要な銅を塩化第２鉄の塩酸酸性溶液
でエツチング除去し、ホール素子の感磁部および
４つの電極部を形成した。次に、その上に真空蒸
着法により厚さ2000ÅのAl2O3の層を形成して無
機質の薄い絶縁層４ａを作つた。その後、フオト
リソグラフイーの手法により、ホール素子の電極
５の上の不要なAl2O3をフツ化アンモニウム溶液
でエツチング除去した。 次に、このウエーハをダイシングカツターにか
け、方形のホール素子に切断した。次にこれをリ
ードフレーム１０のアイランド１１上に接着し
た。次に、ホール素子の電極５とリードフレーム
１０とを高速ワイヤーボンダーを用い、Au細線
９によつて、接合し、エポキシ樹脂によりトラン
スフアーモールド法でパツケージした。 このようにして製作したホール素子の高温実装
条件（260℃のハンダ槽中に５分間）でのテスト
の前後の入力抵抗の変化率は、次の第１表のＩの
如くであつた。
ど、磁界ないし磁束を電気信号に変換する磁電変
換素子に関するものである。 〔従来の技術〕 従来、表面上に有機物絶縁層を有する基板上
に、−族の化合物半導体より成る感磁部半導
体膜が形成されている磁電変換素子は、例えば家
電用に市販されているInSbホール素子のように、
その電気的特性が非常に優れ、高感度ではある
が、ハンダリフロー法のような260℃付近での高
温度プロセスによる実装がむずかしいという問題
点を有していた。 〔発明が解決しようとする問題点〕 そこで、本発明の目的は、表面に有機物絶縁層
を有する基板上に形成された−族化合物半導
体膜より成る感磁部の耐熱性を向上させ、ハンダ
リフローのような、高温度実装時の過酷なサーマ
ルシヨツクに完全に耐えることができる高信頼性
かつ高感度の磁電変換素子を工業的に量産性の極
めて大なるプロセスで供給することにある。 〔問題点を解決するための手段〕 本発明者らは、上述のごとき従来技術の欠点を
除くため、広汎な磁電変換素子の構造についての
検討を行つた結果、感磁部を構成する半導体膜の
上下両面に無機質の薄い絶縁層を形成することに
より、磁電変換素子の耐熱性が大幅に改善される
ことを見い出し、信頼性が大であり、かつ高性能
の磁電変換素子を製作し、本発明を完成した。 すなわち、本発明の磁電変換素子は、感磁部が
表面に有機物絶縁層を有する基板上に形成され、
その感磁部は厚さが0.1〜10μmの−族化合物
半導体膜から成り、かつかかる感磁部の両面に無
機質の薄い絶縁層が形成されていることを特徴と
する。 〔実施例〕 本発明の磁電変換素子の一つの例であるホール
素子の構造の一実施例を第１図および第２図に示
す。ここで、１は基板、２は基板１上に配置した
有機物絶縁層である。３は−族化合物半導体
膜であり、この半導体膜３の両面に無機質の薄い
絶縁層４ａおよび４ｂを形成したものを絶縁層２
上に配置する。５はCu層６、Ni層７およびAu層
８から成るホール素子電極であり、そのAu層８
には金属細線９をワイヤボンデイングにより接続
する。その金属細線９をリードフレーム１０に接
続する。１１は一部分のリードフレーム１０に第
２図に示すように形成されたアイランドであり、
このアイランド１１上にダイボンド樹脂層１２に
より基板１を接着し、その全体をエポキシ樹脂な
どによりモールドしてモールドケース１３を形成
する。１４は半導体膜３のうち感磁部を形成する
部分である。 ここで、ホール素子の電極５以外のホール素子
上の部分は、無機質の薄い絶縁層４ａで全て覆わ
れている。もちろん、無機質の薄い絶縁層４ａは
感磁部１４上のみに形成してもよい。ここでいう
感磁部１４とは、実質的な磁電変換作用にあずか
る部分であつて、半導体の薄膜部分のみもしくは
磁電変換作用を高めるために形成される補助的な
電極の形成された半導体薄膜部分を通常は意味し
ている。 さらにまた、ホール素子をリードフレーム１０
を介することなく、直接プリント配線板に取り付
けることもできる。その場合、プリント配線板上
に形成された配線上に金属細線９を直接に接続す
る。 第３図は感磁部１４上にシリコーン樹脂層２１
を形成して、半導体膜３を残留応力等から保護し
たものである。 第４図はさらにそのシリコーン樹脂層２１上に
磁気収束チツブ３１を配置して、磁気増幅により
さらに素子の感度を増加させたものである。この
場合、基板１にはソフトフエライト等の軟磁性材
料を用いるのが好ましい。 以上のように、本発明の磁電変換素子では、感
磁部半導体膜３の両側に無機質の薄い絶縁層４ａ
および４ｂが形成されており、これらの層４ａお
よび４ｂの介在により、磁電変換素子の耐熱性は
大幅に向上し、ハンダリフロー法のような高温度
プロセスによる実装が可能になつた。無機質の薄
い絶縁層４ａおよび４ｂはAl2O3，SiO，SiO2，
Si3N4，AlNまたはその混合物の単一もしくは複
数の薄い被膜等の無機質膜から成り、その厚みは
2μm以下、好ましくは500Å〜10000Åの範囲であ
る。 かかる絶縁層４ａおよび４ｂの存在により磁電
変換素子の高温度プロセスでの安定性が飛躍的に
向上する。これは、無機質の薄い絶縁層４ａおよ
び４ｂにより、有機物絶縁層２あるいは基板１か
らの不純物の侵入が阻止され、しかし熱応力が緩
和される等の理由によると考えられる。 無機質の薄い絶縁層４ａおよび４ｂにより、
260℃付近での磁電変換素子の高温度実装プロセ
スにおける熱安定性が大幅に向上し、従来技術で
は不可能であつた高温実装が可能となつた。さら
にまた、無機質の薄い絶縁層４ａおよび４ｂは複
数の層より形成されてもよい。Al2O3のみで無機
質の薄い絶縁層を形成することを避けて、たとえ
ば、2000ÅのAl2O3層上に4000ÅのSiO2層を形成
し、これら２層で上部の無機質の薄い絶縁層４ａ
を構成することにより、かかる絶縁層のエツチン
グ特性を向上させることも好ましい。 さらにまた、絶縁層４ａおよび４ｂの両層の材
質、組成、層構造、膜厚等は必ずしも同じでなく
てもよい。無機質の薄い絶縁層４ａおよび４ｂを
形成するためには、蒸着法、スパツター法、反応
性スパツター法、CVD法、分子線蒸着法等各種
の方法を用いることができる。 半導体膜３としては通常の磁電変換素子として
用いられる高移動度の−族化合物半導体膜が
よく、 InSb，InAs，INp，GaAs，GaSb，Inx，Sny，
Inx，Asy，InxPy，GaxAsy，GaxSby（ｘ＋ｙ＝２） InxSbySnz，InxAsyPz，InxGaySbz，InxAsySbz（ｘ
＋ｙ＋ｚ＝２） InsGatAsuPv，InsGatAsuSbz，InsGatSbuPv（ｓ＋
ｔ＋ｕ＋ｖ＝２） 等の−族の２元，３元，４元等の化合物半導
体で、室温での電子移動度が2000〜80000cm2／V.
secの範囲内にあり、電子濃度が５×1015〜５×
1018cm-3の範囲内で厚さが0.1〜10μmの単結晶も
しくは多結晶の薄膜が好ましく用いられる。ここ
で、InSb，InAsは高に移動度を示すので、特に
好ましく用いられる。 半導体膜３の形成にあたつては、LPE法、
CVD法、MOCVD法、蒸着法、MBE法等通常の
半導体膜の形成法であれば何を用いてもよい。こ
の中でも特にMBE法は結晶性の良好な半導体膜
が得られ、高電子移動度の半導体膜が容易に形成
でき、しかも磁電変換素子の感度に非常に大きな
影響を持つ因子である薄膜の膜厚の制御性もよい
ので特に好ましい。また、半導体膜３の形成に
は、多結晶もしくは単結晶の半導体ウエーハから
研磨法により薄膜化する方法も用いられる。 有機物絶縁層２は、通常、基板１と高移動度半
導体膜３との接着層として好ましく用いられるも
のであり、通常用いられている熱硬化性のエポキ
シ樹脂、フエノールエポキシ樹脂、東芝セラミツ
クスのTVB樹脂等が好ましく用いられる。 本発明の素子の基板１は、一般の磁電変換素子
に用いられているものでよく、単結晶もしくは多
結晶のフエライト基板、アルミナ等のセララミツ
クス基板、ガラス基板、石英基板、シリコン基
板、サフアイア基板、半絶性もしくは導電性の
GaAs基板、InP基板等や耐熱性の樹脂基板、強
壌性体である鉄、パーマロイ等の基板等が用いら
れる。 ホール素子の電極５は、例えばオーミツクコン
タクト層としてのCu層６、補強層としてのNi層
７、ボンデイング層としてのAu層８の三層より
成る。この三層構造の電極を形成することによ
り、有機物絶縁層２上の半導体薄膜３に対し、低
いパワーの超音波印加でかつ低温で、高信頼性の
強固なワイヤボンデイング接合を形成することが
可能になる。 Au層８、Ni層７あるいはCu層６を形成するた
めには、無電解メツキ法、電解メツキ法、蒸着ま
たはスパツタリングによるリフトオフ法等のよう
に、通常の半導体素子の電極形成に用いる方法を
用いることができる。それぞれの層６〜８の厚さ
は特に限定しないが、通常は、0.1〜30μmであ
り、好ましくは0.3〜10μmとする。 また、ホール素子の電極５をCu層６を厚くし
て、この層６とAu層８との二層で構成すること
も好ましい。 モールド１３のための樹脂は、一般の電子部品
のモールドに用いられている樹脂でよい。好まし
いものとしては、熱硬化性樹脂があり、たとえば
エポキシ樹脂、フエノールエポキシ樹脂等があ
る。そのモールド方法は、通常の電子部品で行わ
れている方法でよく、例えば注型モールド、トラ
ンスフアーモールド、固型ペレツトを素子上に置
き、加熱溶融後硬化してモールドする等の方法を
用いることができる。 以上では、本発明の磁電変換素子の一例とし
て、ホール素子を例にとつて説明してきたが、半
導体磁気抵抗効果素子等磁気信号を検出して電気
信号に変換して出力する素子であつて、ホール効
果や半導体の磁気抵抗効果を利用した半導体の磁
電変換素子についてはすべて本発明を有効に適用
できる。さらにまた、これらの効果と他の効果を
併用した半導体の磁電変換素子ももちろん本発明
の範囲である。 以下、本発明を具体例をもつて説明するが、本
発明はこれらの例のみに限定されるものではな
く、先に述べた基本構造を持つ全ての磁電変換素
子に有効に適用できるものである。 実施例 １ 表面が平滑なマイカ基板上に厚さ1.2μm、室温
での電子移動度が8500cm2／V.secであり、電子濃
度が３×1016cm-3のInAs膜をMBE法（分子線エ
ピタキシー法）により形成して半導体膜３を作つ
た。次に、この半導体膜上に真空蒸着法により
Al2O3の層を4000Åの厚さに形成して無機質の薄
い絶縁層４ｂを作つた。次に、この薄膜の表面に
エポキシ樹脂を塗布し、厚さ0.3mm、一辺が50mm
の正方形をしたアルミナ基板１上に接着して、有
機物絶縁層２を形成した。ついで、前述のマイカ
を除去した。その後、フオトレジストを使用し、
通常行われている方法でInAs薄膜の感磁部の表
面上にフオトレジスト被膜を形成した。次に、無
電解メツキを行い、銅を0.3μmの厚さに所要の部
分のみに付着させた。さらに、銅の厚付けを行う
ために電解銅メツキを行つて、厚さ2μmのCu層
６を形成した。次に、上記のフオトレジストを再
度用いて、電極部のみに厚さ2μmのNi層７を電
解メツキ法により形成した。さらにその上に、電
解メツキにより厚さ2μmのAu層８を形成した。
次に、上記のフオトレジストを再度用い、フオト
リソグラフイーの手法により不要なInAs薄膜お
よび一部の不要な銅を塩化第２鉄の塩酸酸性溶液
でエツチング除去し、ホール素子の感磁部および
４つの電極部を形成した。次に、その上に真空蒸
着法により厚さ2000ÅのAl2O3の層を形成して無
機質の薄い絶縁層４ａを作つた。その後、フオト
リソグラフイーの手法により、ホール素子の電極
５の上の不要なAl2O3をフツ化アンモニウム溶液
でエツチング除去した。 次に、このウエーハをダイシングカツターにか
け、方形のホール素子に切断した。次にこれをリ
ードフレーム１０のアイランド１１上に接着し
た。次に、ホール素子の電極５とリードフレーム
１０とを高速ワイヤーボンダーを用い、Au細線
９によつて、接合し、エポキシ樹脂によりトラン
スフアーモールド法でパツケージした。 このようにして製作したホール素子の高温実装
条件（260℃のハンダ槽中に５分間）でのテスト
の前後の入力抵抗の変化率は、次の第１表のＩの
如くであつた。
【表】
それぞれの場合について、第１表中の数字は
100素子の平均値である。また、抵抗の測定は20
℃の大気中で行つており、耐熱テスト後の抵抗値
はテスト後十分冷却したのちに測定を行つたもの
である。 第１表において、は半導体膜３の両面の無機
質の薄い絶縁層４ａ，４ｂを設けない、従来技術
で製作した場合である。感磁部半導体膜３を
Al2O3の薄い絶縁層でサンドイツチすることによ
り、このようにホール素子の耐熱性が飛躍的に向
上することがわかる。 実施例 ２ 実施例１と同じマイカ基板上のInAs膜の上に
実施例１と同様にして無機質の薄い絶縁層４ｂを
作つた。次に、この薄膜の表面にエポキシ樹脂を
塗布し、厚さ0.3mm、一辺が50mmの正方形をした
フエライト基板１上に接着し、有機物絶縁層２を
形成した。ついで、前述のマイカを除去した。そ
の後、実施例１と同様にして基板１上にホール素
子の感磁部１４および４つの電極部５を形成し
た。次に、実施例１と同様にして、ホール素子の
電極５以外のウエーハ表面上に無機質の薄い絶縁
層４ａを形成した。しかる後、シリコーン樹脂に
より感磁部１４の真上に磁気収束用のフエライト
のチツプ３１を接着した。 次に、これを実施例１と同様の方法で組み立て
た。このようにして製作したホール素子の高温実
装条件（260℃の大気中に５分間）でのテスト前
後の入力抵抗の変化率は次の第２表中のの如く
であつた。
100素子の平均値である。また、抵抗の測定は20
℃の大気中で行つており、耐熱テスト後の抵抗値
はテスト後十分冷却したのちに測定を行つたもの
である。 第１表において、は半導体膜３の両面の無機
質の薄い絶縁層４ａ，４ｂを設けない、従来技術
で製作した場合である。感磁部半導体膜３を
Al2O3の薄い絶縁層でサンドイツチすることによ
り、このようにホール素子の耐熱性が飛躍的に向
上することがわかる。 実施例 ２ 実施例１と同じマイカ基板上のInAs膜の上に
実施例１と同様にして無機質の薄い絶縁層４ｂを
作つた。次に、この薄膜の表面にエポキシ樹脂を
塗布し、厚さ0.3mm、一辺が50mmの正方形をした
フエライト基板１上に接着し、有機物絶縁層２を
形成した。ついで、前述のマイカを除去した。そ
の後、実施例１と同様にして基板１上にホール素
子の感磁部１４および４つの電極部５を形成し
た。次に、実施例１と同様にして、ホール素子の
電極５以外のウエーハ表面上に無機質の薄い絶縁
層４ａを形成した。しかる後、シリコーン樹脂に
より感磁部１４の真上に磁気収束用のフエライト
のチツプ３１を接着した。 次に、これを実施例１と同様の方法で組み立て
た。このようにして製作したホール素子の高温実
装条件（260℃の大気中に５分間）でのテスト前
後の入力抵抗の変化率は次の第２表中のの如く
であつた。
以上説明してたきたように、本発明では、表面
に有機物絶縁層を有する基板上に形成された−
族化合物半導体膜より成る感磁部の耐熱性を向
上させ、ハンダリフローのような、高温度実装時
の過酷なサーマルシヨクに完全に耐えることがで
きる高信頼性かつ高感度の磁電変換素子を工業的
に量産性の極めて大なるプロセスを実現すること
ができる。
に有機物絶縁層を有する基板上に形成された−
族化合物半導体膜より成る感磁部の耐熱性を向
上させ、ハンダリフローのような、高温度実装時
の過酷なサーマルシヨクに完全に耐えることがで
きる高信頼性かつ高感度の磁電変換素子を工業的
に量産性の極めて大なるプロセスを実現すること
ができる。
第１図は本発明による磁電変換素子の実施例を
示す断面図、第２図は第１図の平面図、第３図は
本発明の他の実施例を示す断面図、第４図は本発
明のさらに他の実施例を示す断面図である。 １…基板、２…有機物絶縁層、３…半導体膜、
４ａ，４ｂ…無機質の薄い絶縁層、５…ホール素
子の電極、６…Cu層、７…Ni層、８…Au層、９
…ワイヤボンデイングされた金属細線、１０…リ
ードフレーム、１１…アイランド、１２…ダイボ
ンド樹脂層、１３…モールド、１４…感磁部、２
１…シリコーン樹脂層、３１…磁気収束チツプ。
示す断面図、第２図は第１図の平面図、第３図は
本発明の他の実施例を示す断面図、第４図は本発
明のさらに他の実施例を示す断面図である。 １…基板、２…有機物絶縁層、３…半導体膜、
４ａ，４ｂ…無機質の薄い絶縁層、５…ホール素
子の電極、６…Cu層、７…Ni層、８…Au層、９
…ワイヤボンデイングされた金属細線、１０…リ
ードフレーム、１１…アイランド、１２…ダイボ
ンド樹脂層、１３…モールド、１４…感磁部、２
１…シリコーン樹脂層、３１…磁気収束チツプ。
Claims (1)
- 【特許請求の範囲】 １ 表面に有機物絶縁層を有する基板と、 前記有機物絶縁層上に形成され、かつ厚さが
0.1〜10μmの−族化合物半導体膜から成ると
共に、両面にアルミナ薄膜を有する感磁部と、 該感磁部に接触して形成されたオーミツクコン
タクト層と該オーミツクコンタクト層上に形成さ
れかつ該オーミツクコンタクト層を補強する金属
補強層と該金属補強層上に形成されたボンデイン
グ層とから成る三層電極と、 該三層電極の前記ボンデイング層に接続された
ワイヤボンデイング部とを含むことを特徴とする
磁電変換素子。 ２ マイカ基板上に分子線エピタキシーにより
−族化合物半導体薄膜を形成する工程と、 前記化合物半導体膜上に第１のアルミナ薄膜を
形成する工程と、 前記第１のアルミナ薄膜を有機接着剤により別
の基板上に接着する工程と、 前記マイカ基板を除去する工程と、 前記化合物半導体膜の所定の位置に前記化合物
半導体薄膜に接触するオーミツクコンタクト層と
該オーミツクコンタクト層を補強する金属補強層
と該金属補強層上のボンデイング層とから成る三
層電極を形成する工程と、 前記三層電極以外の前記化合物半導体薄膜の全
面に第２のアルミナ薄膜を形成する工程と、 前記三層電極の前記ボンデイング層にワイヤボ
ンデイング部を形成する工程とを含む磁電変換素
子の製造方法。
Priority Applications (7)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60110155A JPS61269386A (ja) | 1985-05-24 | 1985-05-24 | 磁電変換素子 |
| DE3590792A DE3590792C2 (ja) | 1985-05-10 | 1985-10-14 | |
| NLAANVRAGE8520325,A NL188488C (nl) | 1985-05-10 | 1985-10-14 | Magneto-elektrische transducent. |
| DE19853590792 DE3590792T (ja) | 1985-05-10 | 1985-10-14 | |
| KR1019870700006A KR910002313B1 (ko) | 1985-05-10 | 1985-10-14 | 자전 변환소자 |
| PCT/JP1985/000572 WO1986006878A1 (fr) | 1985-05-10 | 1985-10-14 | Element convetisseur magneto-electrique |
| US07/325,129 US4908685A (en) | 1985-05-10 | 1989-03-15 | Magnetoelectric transducer |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60110155A JPS61269386A (ja) | 1985-05-24 | 1985-05-24 | 磁電変換素子 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61269386A JPS61269386A (ja) | 1986-11-28 |
| JPH0471351B2 true JPH0471351B2 (ja) | 1992-11-13 |
Family
ID=14528444
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60110155A Granted JPS61269386A (ja) | 1985-05-10 | 1985-05-24 | 磁電変換素子 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61269386A (ja) |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS51147191A (en) * | 1975-06-12 | 1976-12-17 | Asahi Chem Ind Co Ltd | Hall element and its method of manufacturing |
| JPS58153384A (ja) * | 1982-03-05 | 1983-09-12 | Asahi Chem Ind Co Ltd | 磁電変換素子及び磁電変換素子の製造方法 |
-
1985
- 1985-05-24 JP JP60110155A patent/JPS61269386A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS61269386A (ja) | 1986-11-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4908685A (en) | Magnetoelectric transducer | |
| US7193288B2 (en) | Magnetoelectric transducer and its manufacturing method | |
| US7030496B2 (en) | Semiconductor device having aluminum and metal electrodes and method for manufacturing the same | |
| JPS6410112B2 (ja) | ||
| JP4480318B2 (ja) | 複合半導体素子及びその製造方法 | |
| JPH0471351B2 (ja) | ||
| JPS59229850A (ja) | 半導体装置 | |
| JP4846955B2 (ja) | 磁電変換素子 | |
| JPH0462474B2 (ja) | ||
| JPS6120378A (ja) | 磁電変換素子 | |
| JPH0758112A (ja) | 半導体装置 | |
| JPH0462475B2 (ja) | ||
| JPS6249994B2 (ja) | ||
| US4974052A (en) | Plastic packaged semiconductor device | |
| JP2610083B2 (ja) | 強磁性体磁気抵抗素子 | |
| JP2556802B2 (ja) | 磁電変換素子 | |
| JPH0671105B2 (ja) | 磁電変換素子の製造方法 | |
| JPH08274385A (ja) | 磁電変換素子 | |
| JP2005019566A (ja) | 磁電変換素子 | |
| JPH11330584A (ja) | 磁電変換素子およびそれを用いた磁気センサ、磁電変換素子の製造方法 | |
| JP2713744B2 (ja) | 磁電変換素子 | |
| JPH09331088A (ja) | ホール素子 | |
| JPH0467792B2 (ja) | ||
| JPH11330586A (ja) | 磁電変換素子およびそれを用いた磁気センサ、磁電変換素子の製造方法 | |
| JPH07147438A (ja) | 磁電変換素子 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |