JPH0467820U - - Google Patents
Info
- Publication number
- JPH0467820U JPH0467820U JP1990110987U JP11098790U JPH0467820U JP H0467820 U JPH0467820 U JP H0467820U JP 1990110987 U JP1990110987 U JP 1990110987U JP 11098790 U JP11098790 U JP 11098790U JP H0467820 U JPH0467820 U JP H0467820U
- Authority
- JP
- Japan
- Prior art keywords
- signal
- output
- delay
- delay element
- terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000003111 delayed effect Effects 0.000 claims 2
- 238000010586 diagram Methods 0.000 description 1
Landscapes
- Pulse Circuits (AREA)
Description
第１図は本考案の一実施例を示すブロツク図で
ある。 １……入力端子、２……遅延回路、３……設定
端子、４……選択回路、５……出力端子。
ある。 １……入力端子、２……遅延回路、３……設定
端子、４……選択回路、５……出力端子。
Claims (1)
- 被遅延信号を入力する信号入力端子と、個々に
所定の遅延時間を有する遅延素子を複数直接に接
続し且つ遅延素子個々の出力タツプを備えた遅延
素子群と、この遅延素子群の出力タツプを選択し
その選択信号波形を整形する選択回路と、この選
択回路を制御する制御信号を入力する設定端子と
、出力端子とを有し、前記設定端子に入力する前
記制御信号の指示により前記遅延素子群の所定の
出力タツプを選択して、前記入力端子に入力する
入力信号を所定の時間遅延したのち波形整形して
前記出力端子に出力することを特徴とする遅延回
路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1990110987U JPH0467820U (ja) | 1990-10-23 | 1990-10-23 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1990110987U JPH0467820U (ja) | 1990-10-23 | 1990-10-23 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0467820U true JPH0467820U (ja) | 1992-06-16 |
Family
ID=31858398
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1990110987U Pending JPH0467820U (ja) | 1990-10-23 | 1990-10-23 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0467820U (ja) |
-
1990
- 1990-10-23 JP JP1990110987U patent/JPH0467820U/ja active Pending