JPH0468450A - Fault data logging system - Google Patents
Fault data logging systemInfo
- Publication number
- JPH0468450A JPH0468450A JP2181200A JP18120090A JPH0468450A JP H0468450 A JPH0468450 A JP H0468450A JP 2181200 A JP2181200 A JP 2181200A JP 18120090 A JP18120090 A JP 18120090A JP H0468450 A JPH0468450 A JP H0468450A
- Authority
- JP
- Japan
- Prior art keywords
- data
- cause
- processing device
- failure
- fault
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Debugging And Monitoring (AREA)
Abstract
Description
【発明の詳細な説明】
[目次]
概要
産業上の利用分野
従来の技術
発明が解決しようとする課題
作用
実施例
発明の効果
[概要コ
処理装置の障害データをロギングする方式に関し、
処理装置の障害発生原因を確実に特定することが可能と
なる方式の提供を目的とし、
処理装置の動作状態を示すデータが書き込まれる記憶手
段と、記憶手段の記憶データを保持する保持手段と、外
部から与えられる記憶データの続出要求を受付ける受付
手段と、受付けられた続出要求に従って記憶データを記
憶手段から読み出して外部へ出力する出力手段と、が処
理装置の実装基板に設けられる。[Detailed description of the invention] [Table of contents] Overview Industrial field of application Conventional technology Problems to be solved by the invention Effects of the invention Effects of the invention [Summary Regarding the system for logging failure data of processing equipment; The purpose is to provide a method that makes it possible to reliably identify the cause of the occurrence of a problem. A mounting board of the processing device is provided with a reception means for accepting a request for successive storage data, and an output means for reading out the storage data from the storage means and outputting it to the outside in accordance with the received request for successive storage data.
[産業上の利用分野コ
本発明は、処理装置の障害データをロギングする方式に
関する。[Field of Industrial Application] The present invention relates to a system for logging failure data of a processing device.
処理装置は様々な用途に使用されており、各々異なる動
作環境で利用されるので、動作環境によっては原因不明
の間欠的な障害がしばしば発生する。Processing devices are used for various purposes and are used in different operating environments, so intermittent failures of unknown cause often occur depending on the operating environment.
このような障害が発生した場合には、障害原因を迅速に
特定し、除去することが必要となる。When such a failure occurs, it is necessary to quickly identify and eliminate the cause of the failure.
[従来の技術]
金融関係のコンピュータシステムでは原因不明の間欠的
な障害がしばしば発生する。[Prior Art] Intermittent failures of unknown cause often occur in financial computer systems.
その場合には、業務の継続が最優先されるので、障害発
生原因と考えられる処理装置の実装基板が取り外さ札
別の基板と交換される。In that case, the top priority is to continue business operations, so the mounting board of the processing equipment that is thought to be the cause of the failure should be removed.
Replaced with another board.
これにより、障害によるシステムダウンの時間が短縮さ
れる。This reduces system downtime due to failure.
そして、障害が発生したシステムとは別の装置に取り外
された基板がセットさ札 障害時の動作状態を再現して
その原因を特定するテストが行われる。The removed board is then placed in a different device from the system in which the failure occurred.A test is then conducted to reproduce the operating conditions at the time of the failure and identify the cause.
[発明が解決しようとする課題]
しかしながら、障害が発生した処理装置とその障害時の
動作状態を再現するテストを行う装置では実際の動作環
境が異なるので、障害発生時の動作状態を再現すること
が困難となる。[Problems to be Solved by the Invention] However, since the actual operating environment is different between the processing device in which the fault occurred and the device that performs the test to reproduce the operating state at the time of the fault, it is difficult to reproduce the operating state at the time of the fault. becomes difficult.
このため、障害発生原因を解明することができず、した
がって、多くの場合に障害発生原因の特定が不可能とな
る。Therefore, it is not possible to determine the cause of the failure, and therefore, in many cases, it is impossible to identify the cause of the failure.
本発明は上記従来の事情を鑑みてなされたものであり、
その目的は、処理装置の障害発生原因を確実に特定する
ことが可能となる方式を提供することにある。The present invention has been made in view of the above-mentioned conventional circumstances, and
The purpose is to provide a method that makes it possible to reliably identify the cause of a failure in a processing device.
「課題を解決するための手段]
上記目的を達成するために、本発明にかかる方式は第1
図の方式が採用されている。"Means for Solving the Problems" In order to achieve the above object, the method according to the present invention is the first method.
The method shown in the figure is adopted.
同図(A)における処理装置10には基板20が実装さ
れる。A substrate 20 is mounted on the processing apparatus 10 shown in FIG.
そして、基板20では同図(B)のように処理装置10
の動作状態を示すデータが記憶手段12に書き込ま札
記憶手段12の記憶データは保持手段14で保持される
。Then, for the substrate 20, as shown in FIG.
Data indicating the operating state of the tag is written in the storage means 12.
The data stored in the storage means 12 is held in the holding means 14.
さらに、外部から与えられる記憶データの読出要求が受
付手段16で受付けら札 受付けられた読出要求に従っ
て記憶手段12から記憶データが出力手段18により読
み出されて外部へ出力される。Furthermore, when a read request for stored data given from the outside is accepted by the receiving means 16, the stored data is read from the storage means 12 by the output means 18 and outputted to the outside in accordance with the received read request.
[作用コ
本発明では、処理装置10の動作中にその動作状態を示
すデータが基板20の記憶手段12に書き込ま札 障害
が発生したときには基板20が処理装置1110から取
り外される。[Function] In the present invention, data indicating the operating state of the processing device 10 is written into the storage means 12 of the board 20 while the processing device 10 is in operation. When a failure occurs, the board 20 is removed from the processing device 1110.
そして、取り外された基板20の記憶手段12で記憶さ
れたデータは保持手段14で保持される。The data stored in the storage means 12 of the removed board 20 is then held in the holding means 14.
したがって、取り外された基板20を用いて別装置で障
害発生時の動作状態を読み出して原因を特定できる。Therefore, using the removed board 20, the operating state at the time of the failure can be read out using another device, and the cause can be identified.
[実施例コ
以下、図面に基づいて本発明に係る方式の好適な実施例
を説明する。[Embodiment] Hereinafter, a preferred embodiment of the system according to the present invention will be described based on the drawings.
第2図の基板20は第3図のように処理装置10に実装
されており、基板20には論理処理回路32、デイレ−
回路34.カウンタ36.オアゲート38.抵抗40.
抵抗42、メモリ44.電池46.オア部48が搭
載される。The board 20 in FIG. 2 is mounted on the processing device 10 as shown in FIG.
Circuit 34. Counter 36. Or Gate 38. Resistance 40.
Resistor 42, memory 44. Battery 46. An OR section 48 is mounted.
そして、基板20はコネクタ50で外部と接続される。Then, the board 20 is connected to the outside through a connector 50.
また、基板20のメモリ44には論理処理回路32、カ
ウンタ36.オアゲート38.コネクタ50が接続され
ており、これにより処理装置10の各種動作状態を示す
データ(パリティエラーバス無応答、バス獲得オーバー
等)が論理処理回路32などからメモリ44に書き込ま
法 記憶保持される。The memory 44 of the board 20 also includes a logic processing circuit 32, a counter 36 . Or Gate 38. A connector 50 is connected, whereby data indicating various operating states of the processing device 10 (parity error bus no response, bus acquisition over, etc.) is written from the logic processing circuit 32 or the like to the memory 44 and stored therein.
このメモリ44の記憶データを保持するのに必要な電源
は外部の通常電源からオア部48を介してメモリ44に
供給される。The power necessary to hold the data stored in the memory 44 is supplied to the memory 44 from an external normal power source via the OR section 48.
第4図では障害発生時における作業手順がフローチャー
トで説明されており、処理装置10に障害が発生すると
(ステップ401)、障害発生原因と考えられる基板2
0が処理装置10から第3図のように取り外される(ス
テップ403)。In FIG. 4, the work procedure when a failure occurs is explained using a flowchart. When a failure occurs in the processing device 10 (step 401), the board 2 that is considered to be the cause of the failure
0 is removed from the processing device 10 as shown in FIG. 3 (step 403).
取り出された処理装置10に代わり新たな基板を入札
処理を続行する(ステップ417)。Bidding for a new board in place of the removed processing device 10
Processing continues (step 417).
そして、取り外された基板20は第3図のように処理装
置10と別の場所に設けられた解析装置52(または同
一装置)にセットされる(ステップ405)。Then, the removed substrate 20 is set in the analysis device 52 (or the same device) provided at a location different from the processing device 10, as shown in FIG. 3 (step 405).
セットされた基板20のメモリ44に記憶データの読出
し要求が解析装置52から行わ札 基板20のメモリ4
4でその要求が受は付けられる。A request to read the stored data from the memory 44 of the set board 20 is made from the analysis device 52.
4, the request is accepted.
この受は付けられた読出要求に従ってメモリ44から記
憶データがコネクタ50を介して解析装置52へ出力さ
れる(ステップ407)。In accordance with the received read request, the stored data is output from the memory 44 to the analysis device 52 via the connector 50 (step 407).
さらに、解析装置52では出力されたデータから障害発
生原因の解析作業が行われ(ステップ409)、その解
析結果が解析装置152から出力される(ステップ41
1)。Further, the analysis device 52 analyzes the cause of the failure based on the output data (step 409), and the analysis result is output from the analysis device 152 (step 41).
1).
そして、この解析結果に基づいて解析要員により、処理
装置10の障害発生原因の特定作業が行われる(ステッ
プ413)。Then, based on this analysis result, the analysis personnel performs work to identify the cause of the failure in the processing device 10 (step 413).
障害発生原因が特定された場合には、基板20から障害
部分が除去される(ステップ415)。If the cause of the failure is identified, the failed portion is removed from the board 20 (step 415).
以上のように本実施例においては、処理装置10の動作
中にその動作状態を示すデータが基板20のメモリ44
に書き込まれで、記憶保持される。As described above, in this embodiment, data indicating the operating state of the processing device 10 is stored in the memory 44 of the substrate 20 while the processing device 10 is operating.
It is written to and retained in memory.
そして、障害が発生した場合で処理装置10から基板2
0が取り外されたときには、取り外された基板20のメ
モリ44で記憶保持されたデータは電池46の電源供給
により保持される。Then, in the event of a failure, the processing device 10 transfers the substrate 2 to the processing device 10.
0 is removed, the data stored and held in the memory 44 of the removed board 20 is held by the power supply from the battery 46.
このため、障害発生時の処理装置10における動作状態
を再現するのに必要なデータを保持されるので、別の装
置で障害解析作業が可能となり、したがって、障害発生
原因を確実に特定でき、障害発生原因を除去することが
可能となる。Therefore, the data necessary to reproduce the operating state of the processing device 10 at the time of failure is retained, making it possible to perform failure analysis on another device. It becomes possible to eliminate the cause of the occurrence.
このことは、システムダウンの時間短縮が最優先される
場合に特に有効である。This is particularly effective when reducing system down time is the top priority.
なお、本実施例では処理装置10のバス動作状態がメモ
リ44で記憶保持される力ζ プログラムの走行アドレ
スデータや処理装置10の主メモリにおける特定アドレ
スデータを記憶保持することもできる。In this embodiment, the bus operating state of the processing device 10 is stored and held in the memory 44. Running address data of the program and specific address data in the main memory of the processing device 10 can also be stored and held.
また、特別なコネクタ50から読み出すのではな(、ソ
フトまたはハード設定によるシステムバスからのデータ
の読み出しも容易に考えられる。Furthermore, instead of reading data from a special connector 50, it is also easily possible to read data from the system bus by software or hardware settings.
[発明の効果コ
以上説明したように本発明によれば、障害解析に必要な
データが記憶保持されるので、別の装置で障害発生原因
を解析でき、したがって、処理装置の障害発生原因を確
実に特定できる。[Effects of the Invention] As explained above, according to the present invention, the data necessary for failure analysis is stored and retained, so the cause of the failure can be analyzed with another device, and therefore the cause of the failure in the processing device can be determined with certainty. can be specified.
第1図は発明の原理説明区
第2図は実施例における基板の構成説明A第3図は実施
例の作用説明A
第4図は実施例の作業手順を説明するフローチャ −
ト、
である。
10 ・ ・
20 ・ ・
32 ・ ・
34 ・ ・
38 ・ ・
40 ・ ・
42 ・ ・
44 ・ ・
46 ・ ・
48 ・ ・
50 ・ ・
・処理装置
の基板
・論理処理回路
・デイレ−回路
・カウンタ
・オアゲート
・抵抗
0抵抗
・メモリ
・電池
・オア部
・コネクタFig. 1 is an explanation of the principle of the invention. Fig. 2 is an explanation of the structure of the substrate in the embodiment. Fig. 3 is an explanation of the operation of the embodiment. Fig. 4 is a flowchart explaining the working procedure of the embodiment.
It is. 10 ・ ・ 20 ・ ・ 32 ・ ・ 34 ・ ・ 38 ・ ・ 40 ・ ・ 42 ・ 44 ・ ・ 46 ・ ・ 48 ・ ・ 50 ・ ・ Processing equipment substrate, logic processing circuit, delay circuit, counter, OR gate・Resistance 0 resistance ・Memory ・Battery ・OR section ・Connector
Claims (1)
る記憶手段(12)と、 記憶手段(12)の記憶データを保持する保持手段(1
4)と、 外部から与えられる記憶データの読出要求を受付ける受
付手段(16)と、 受付けられた読出要求に従って記憶データを記憶手段(
12)から読み出して外部へ出力する出力手段(18)
と、 が処理装置(10)の実装基板(20)に設けられた、 ことを特徴とする障害データロギング方式。[Claims] A storage means (12) into which data indicating the operating state of the processing device (10) is written, and a holding means (1) that holds the data stored in the storage means (12).
4), a reception means (16) for accepting a request to read stored data given from the outside, and a storage means (16) for reading stored data according to the received read request.
Output means (18) for reading from 12) and outputting it to the outside
A failure data logging method characterized in that: and are provided on a mounting board (20) of a processing device (10).
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2181200A JPH0468450A (en) | 1990-07-09 | 1990-07-09 | Fault data logging system |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2181200A JPH0468450A (en) | 1990-07-09 | 1990-07-09 | Fault data logging system |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0468450A true JPH0468450A (en) | 1992-03-04 |
Family
ID=16096594
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2181200A Pending JPH0468450A (en) | 1990-07-09 | 1990-07-09 | Fault data logging system |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0468450A (en) |
-
1990
- 1990-07-09 JP JP2181200A patent/JPH0468450A/en active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6915343B1 (en) | System and method of running diagnostic testing programs on a diagnostic adapter card and analyzing the results for diagnosing hardware and software problems on a network computer | |
| US8291379B2 (en) | Runtime analysis of a computer program to identify improper memory accesses that cause further problems | |
| US7076636B1 (en) | Data storage system having an improved memory circuit board configured to run scripts | |
| JPH0468450A (en) | Fault data logging system | |
| KR960002363B1 (en) | Device board supervision method for an electronics switching system | |
| US5805606A (en) | Cache module fault isolation techniques | |
| TWI823556B (en) | Memory abnormality detection system, motherboard, electronic device and abnormality detection method | |
| JPH0793225A (en) | Memory check method | |
| JP3348251B2 (en) | Input/Output Devices | |
| KR100270263B1 (en) | An error logging tpparatus operatable in the case of system fault | |
| KR0121094B1 (en) | Memory test method | |
| JPS6322342B2 (en) | ||
| JPH0216658A (en) | Memory device | |
| JPS6132153A (en) | Memory controller | |
| JPS6218943B2 (en) | ||
| JPS62166401A (en) | Multiplexing system for electronic computer | |
| JPH02113648A (en) | Error information storing device | |
| JPH03126147A (en) | Test system for external storage device | |
| JPH04364552A (en) | Memory circuit with parity monitor circuit | |
| JPH04237352A (en) | Fault processing system for memory device | |
| JPS60110047A (en) | Error correction system | |
| JPS6162945A (en) | Method for inspecting information processor | |
| JPH1124953A (en) | Method and device for testing microcomputer | |
| JPH04222031A (en) | Fault part segmenting system | |
| JPS5917465B2 (en) | Check device |