JPH04685A - 図形塗り潰し方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明は、ページプリンタ等のコントローラにおける図
形塗り潰し方法に関し、特に簡易な方法で閉領域の塗り
潰しを行うことが可能な図形塗り潰し方法に関する。

［従来の技術］ 従来のパーソナルコンピュータ等では、図形（閉領域）
のなかを塗り潰す場合、例えば出発点がその閉領域中に
あると仮定して、内側の１点の座標を設定し、その点の
左右の画素をみて、その点を含む線分がどこまで伸びて
いるかを調べ、この線分に色を塗る。次に、その線分の
範囲で１本上下の画素を調べ、同様に境界までを塗り潰
す動作を繰り返す。

この他にも、例えば横方向（スキャン方向）に偶数個の
変位点を抽出し、変位点でビットを○Ｎ／○ＦＦして塗
り潰すスキャン方式が知られている。

スキャン方式では、前処理として、排他的論理和（ＸＯ
Ｒ）により図形（原図）を描画し、独立点および交点を
消去して１ビツト化を行う。この際、スキャンライン上
の連続点は先頭の１点のみを抽出し、同一ライン上に奇
数個の独立点が存在する場合には、原図の座標点を補充
して、スキャンライン上に偶数個の点を求める。このよ
うな前処理の後、これらの点を変位点としてビットの○
Ｎ／ＯＦＦを交互に繰返し、ｌまたはＯのビット連続書
込みを行う。

さらに、ラスタ・スキャン型のＣＲＴにおいて、線描画
、イメージ処理、および面描画を高速に行うため、これ
らの機能を１チツプ内に取り込んだＡ　Ｇ　Ｄ　Ｃ（Ａ
ｄｖａｎｃｅｄ　Ｇｒａｐｈｉｃｓ　Ｄｉｓｐｌａｙ　
Ｃｏｎｔｒｏｌｌｅｒ）等の周辺ＬＳＩが既に提供され
ている。このＡＧＤＣには、図形塗り潰しを高速化する
ための境界点検索回路やイメージ処理を実行するための
拡大／縮小回路、および各種演算回路等が内蔵されてい
る。

なお、ＡＧＤＣについては、例えば“μＰＤ７２１２０
　ＡＧＤＣユーザーズ・マニュアル、ＮＥＣコーポレー
ション（１９８７，１９８８）″に記載されている。

〔発明が解決しようとする課題〕

上記従来技術では、閉領域内の１点を指定したり、境界
線の細線化を行う必要があり、これらの処理をソフトウ
ェアで行うと煩雑になって、処理速度も低下するという
問題があった。

本発明の目的は、このような問題点を改善し、既存のＬ
ＳＩ化された任意閉領域内塗り潰しを利用して、内側の
点が不明な閉じた図形の塗り潰しを単純な処理操作で行
うことが可能な図形塗り潰し方法を提供することにある
。

〔課題を解決するための手段〕

上記目的を達成するため、本発明の図形塗り潰し方法は
、所定のメモリ領域における単純閉図形内を任意のビッ
トパターンで塗り潰す手段および境界点検索手段（ＡＧ
ＤＣ）を備えたプリンタコントローラの図形塗り潰し方
法において、メモリ領域内の上記閉図形の外側を全て塗
り潰した後、そのメモリ領域全体をビット反転させて閉
図形内部を抽出し、抽出した領域と任意のビットパター
ンとのＡＮＤをとり、その閉図形の外形線を任意のパタ
ーンで再描画することに特徴がある。

〔作用］ 本発明においては、描画プロセッサの閉領域内塗り潰し
機能を利用して、単純な閉図形の外側を塗り潰した後、
メモリ領域を反転させることにより、閉図形内の１点を
指定することなく、簡易な方法で閉図形塗り潰しを実現
できる。

また、反転後の図形の境界線を任意のパターンで再描画
することにより、実線以外でも境界線を表わすことがで
きる。

〔実施例１ 以下、本発明の一実施例を図面により説明する。

第２図は、本発明の一実施例におけるレーザプリンタコ
ントローラの構成図である。

第２図において、２１は装置全体を制御するＣＰＵ、２
２はＡＧＤＣ等から構成された描画プロセッサ、２３は
ＲＯＭやＲＡＭから構成され、本実施例のレーザプリン
タコントローラのファームウェアプログラムであるＣ０
ＤＥ、２４はＲＡＭから構成された図形描画メモリ、２
５は各種パターン等を格納したＣＧＲＯＭ、２６はレー
ザプリンタ２７との間を接続するプリンタＩ／Ｆ、２７
はレーザプリンタである。

この描画プロセッサ２２は、ＣＰＵ２１の制御下で、Ａ
ＧＤＣの境界点検索機能および閉領域の塗り潰し機能を
利用し、閉領域内の１点を指定することなく、単純図形
の塗り潰しを行う。

次に、本実施例の図形塗り潰し方式の処理手順について
述べる。

第１図は、本発明の一実施例における図形塗り潰し方式
を示すフローチャート、第３図は本発明の一実施例にお
ける図形塗り潰し手順の説明図である。

本実施例では、第１図のように、図形描画メモリ２４の
メモリ領域を確保しく１０１）、例えば第３図（ａ）に
示す単純閉図形の原図（元の図形）を実線で描画する（
１０２）。なお、第３図において、外枠はメモリ領域の
境界を表わす。

次に、メモリ領域の境界から描画プロセッサ２２のＡＧ
ＤＣによる境界検索を行い、閉図形の外側を塗り潰して
ビットを全て立てる（１０３）。

これにより、（ｂ）に示す塗り潰し図形を得る。

次に、メモリ領域全体を反転（ＮＯＴ）させる（１０４
）。

これにより、（Ｃ）に示すように閉図形の内側が塗り潰
される。但し、閉図形の境界は消されてしまう。

次に、任意のビットパターンを順序よく配列しながら、
メモリ領域全体で論理和（ＡＮＤ）を実行する（１０５
）。

これにより、（ｄ）に示すように、ステップ１０４で抽
出された閉図形内がビットパターンに置き換わる。

最後に、こうして得られた閉図形の境界を再描画する（
１０６）。

この際、閉図形の境界を任意のパターンで描画すること
により、（ｅ）に示す実線の境界線だけでなく、例えば
（ｆ）に示すような１点鎖線の境界線も描画できる。

本実施例によれば、閉領域内の１点を指定することなく
、簡易に図形の塗り潰しを実現でき、しかも、実線に限
らず、任意のパターンの境界線を描画することができる
。

〔発明の効果Ｊ 本発明によれば、煩雑な処理を行うことなく、既存のＬ
ＳＩ機能を利用して、任意の単純閉図形の塗り潰しが可
能である。

【図面の簡単な説明】

第１図は本発明の一実施例における図形塗り潰し方式を
示すフローチャート、第２図は本発明の一実施例におけ
るレーザプリンタコントローラの構成図、第３図は本発
明の一実施例における図形塗り潰し手順の説明図である
。 ２１　：ＣＰＵ、２２：描画プロセッサ、２３゜Ｃ０Ｄ
Ｅ、２４　：図形描画メモリ、２５：ＣＧＲ○Ｍ、２６
：プリンタＩ／Ｆ、２７：レーザプリンタ。

Claims (1)

【特許請求の範囲】
1. （１）所定のメモリ領域における単純閉図形内を任意の
   ビットパターンで塗り潰す手段、および境界点検索手段
   を備えたプリンタコントローラの図形塗り潰し方法にお
   いて、メモリ領域内の上記閉図形の外側を全て塗り潰し
   た後、該メモリ領域全体をビット反転させて閉図形内部
   を抽出し、抽出した領域と任意のビットパターンとで論
   理積を実行し、該閉図形の外形線を再描画することを特
   徴とする図形塗り潰し方法。