JPH0468733A - セル多重方式 - Google Patents
セル多重方式Info
- Publication number
- JPH0468733A JPH0468733A JP2179027A JP17902790A JPH0468733A JP H0468733 A JPH0468733 A JP H0468733A JP 2179027 A JP2179027 A JP 2179027A JP 17902790 A JP17902790 A JP 17902790A JP H0468733 A JPH0468733 A JP H0468733A
- Authority
- JP
- Japan
- Prior art keywords
- cell
- highway
- input
- output
- identification information
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Data Exchanges In Wide-Area Networks (AREA)
- Debugging And Monitoring (AREA)
- Bus Control (AREA)
- Time-Division Multiplex Systems (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概要〕
・非同期転送モード伝達網におけるセル多重方式複数の
入力ハイウェイから到着する各セルを、先着順に出力ハ
イウェイに送出可能とし、且つ入力ハイウェイおよび出
力ハイウェイの速度と、同程度の動作速度を要求される
セル多重方式を実現することを目的とし、 複数の入力ハイウェイに対応して、各入力ハイウェイか
ら到着するセルをそれぞれ先着順に蓄積する第一の先入
先出蓄積手段と、各館−の先入先出蓄積手段にセルが蓄
積される度に、第一の先入先出蓄積手段の識別情報を送
出する識別情報送出手段とを設け、各入力ハイウェイに
共通に、各識別情報送出手段から送串される各識別情報
を先着順に蓄積する第二の先入先出蓄積手段と、□第二
の先入先出蓄積手段に蓄積されて、いる識別情報を先着
順に抽出し、抽出された識別情報が示す第一の先入先出
蓄積手段に蓄積されているセルを一個宛先着順に抽出し
、各人力ハイウェイに共通に設けられた出力ハイウェイ
に送出する出力決定手段とを設ける様に構成する。
入力ハイウェイから到着する各セルを、先着順に出力ハ
イウェイに送出可能とし、且つ入力ハイウェイおよび出
力ハイウェイの速度と、同程度の動作速度を要求される
セル多重方式を実現することを目的とし、 複数の入力ハイウェイに対応して、各入力ハイウェイか
ら到着するセルをそれぞれ先着順に蓄積する第一の先入
先出蓄積手段と、各館−の先入先出蓄積手段にセルが蓄
積される度に、第一の先入先出蓄積手段の識別情報を送
出する識別情報送出手段とを設け、各入力ハイウェイに
共通に、各識別情報送出手段から送串される各識別情報
を先着順に蓄積する第二の先入先出蓄積手段と、□第二
の先入先出蓄積手段に蓄積されて、いる識別情報を先着
順に抽出し、抽出された識別情報が示す第一の先入先出
蓄積手段に蓄積されているセルを一個宛先着順に抽出し
、各人力ハイウェイに共通に設けられた出力ハイウェイ
に送出する出力決定手段とを設ける様に構成する。
本発明は、非同期転送モード伝達網におけるセル多重方
式に関する。
式に関する。
第４図は本発明の対象となるセルスイッチの一例を示す
図であり、第５図は本発明の対象となるセルの一例を示
す図である。
図であり、第５図は本発明の対象となるセルの一例を示
す図である。
非同期転送モード（Ａｓｙｎｃｈｒｏｎｏｕｓ Ｔｒ
ａｎｓｆｅｒＭｏｄｅ ： Ａ Ｔ Ｍ ）伝達網にお
いては、伝達対象とする音声、画像、データ等の特性の
異なる情報を固定長のブロックに分割し、各ブロックに
伝達先等を示すヘッダを付加して第５図に示す如きセル
を構成する。
ａｎｓｆｅｒＭｏｄｅ ： Ａ Ｔ Ｍ ）伝達網にお
いては、伝達対象とする音声、画像、データ等の特性の
異なる情報を固定長のブロックに分割し、各ブロックに
伝達先等を示すヘッダを付加して第５図に示す如きセル
を構成する。
第５図においては、４８オクテツト長を有する情報部Ｉ
に、５オクテツト長を有するヘッダ部Ｈが付加されて、
セルを構成してる。
に、５オクテツト長を有するヘッダ部Ｈが付加されて、
セルを構成してる。
第４図に示されるセルスイッチは、９本の入力ハイウェ
イ１〔個々の入力ハイウェイを１−ｉで示し、ｉ （＝
１乃至ｎ）は入力ハイウェイ番号と称する〕と、９本の
出力ハイウェイ２〔個々の出力ハイウェイを１−ｊで示
し、ｊ（＝１乃至ｎ）は入力ハイウェイ番号と称する〕
とが、それぞれスイッチ素子３（個々のスイッチ素子を
３−ｉｊで示す）を介してマトリックス状に結合されて
いる。
イ１〔個々の入力ハイウェイを１−ｉで示し、ｉ （＝
１乃至ｎ）は入力ハイウェイ番号と称する〕と、９本の
出力ハイウェイ２〔個々の出力ハイウェイを１−ｊで示
し、ｊ（＝１乃至ｎ）は入力ハイウェイ番号と称する〕
とが、それぞれスイッチ素子３（個々のスイッチ素子を
３−ｉｊで示す）を介してマトリックス状に結合されて
いる。
各入力ハイウェイ１−ｉからは、第５図に示される如き
セルが時系列的に到着し、それぞれｎ個のスイッチ素子
３−１１乃至３−ｉｎに伝達される。
セルが時系列的に到着し、それぞれｎ個のスイッチ素子
３−１１乃至３−ｉｎに伝達される。
各スイッチ素子３−１１乃至３ｊｎは、入力ハイウェイ
１−ｉから到着した各セル゛のヘッダ部Ｈを分析し、伝
達先に該当する出力ハイウェイ２ｊとの交点に位置する
スイッチ素子３−ｉｊが、該当するセルを入力ハイウェ
イ１から抽出し、対応する出力ハイウェイ２−ｊに伝達
する。
１−ｉから到着した各セル゛のヘッダ部Ｈを分析し、伝
達先に該当する出力ハイウェイ２ｊとの交点に位置する
スイッチ素子３−ｉｊが、該当するセルを入力ハイウェ
イ１から抽出し、対応する出力ハイウェイ２−ｊに伝達
する。
その結果、多入力ハイウェイ１〜１乃至１−ｎから到着
するセルが、それぞれスイッチ素子３−１ｊ乃至３−ｎ
ｊに対して統計的に１／ｎに分配された後、各出力ハイ
ウェイ２−ｊに対して統計的にｎ多重されて伝達される
為、各出力ハイウェイ２−ｊのセル伝送効率は、各入力
ハイウェイ１−ｉの伝送効率と等しくなる。
するセルが、それぞれスイッチ素子３−１ｊ乃至３−ｎ
ｊに対して統計的に１／ｎに分配された後、各出力ハイ
ウェイ２−ｊに対して統計的にｎ多重されて伝達される
為、各出力ハイウェイ２−ｊのセル伝送効率は、各入力
ハイウェイ１−ｉの伝送効率と等しくなる。
次に第６図は従来あるセル多重回゛路の一例を示す図で
あり、第７図は第６図におけるタイムチャートの一例を
示す図である。
あり、第７図は第６図におけるタイムチャートの一例を
示す図である。
第６図に示されるセル多重回路は、四本（ｎ＝４）の入
力ハイウェイ４から到着するセルを、−本の出力ハイウ
ェイ８にセル多重して出力する。
力ハイウェイ４から到着するセルを、−本の出力ハイウ
ェイ８にセル多重して出力する。
即ち入力ハイウェイ４が第５図におけるスイッチ素子３
−１ｊ乃至３−４ｊの出力側に相当し、出力ハイウェイ
８が第５図における出力ハイウェイ２−ｊに相当する。
−１ｊ乃至３−４ｊの出力側に相当し、出力ハイウェイ
８が第５図における出力ハイウェイ２−ｊに相当する。
また各入力ハイウェイ４に対応してそれぞれキューバッ
ファ５が設けられ、また各入力ハイウェイ４に共通に競
合回路６が設けられている。
ファ５が設けられ、また各入力ハイウェイ４に共通に競
合回路６が設けられている。
第６図および・第７図において、各入力ハイウェイ４−
１′からそれぞれ時点ｔｈ ’（但しに＝ｏ、１．２、
・・・）に、セルＸｉｋが到着したとする〔第７図（ａ
）〕。
１′からそれぞれ時点ｔｈ ’（但しに＝ｏ、１．２、
・・・）に、セルＸｉｋが到着したとする〔第７図（ａ
）〕。
各入力ハイウェイ４−ｉから到着したセルＸｉｋは、そ
れぞれ対応するキューバッファ５−ｉに、先着順に蓄積
される〔第７図（ｂ）・〕。なお第７図（ロ）における
大括弧（例えば［Ｘ＋Ｏ］ ）は、蓄積中を示す。
れぞれ対応するキューバッファ５−ｉに、先着順に蓄積
される〔第７図（ｂ）・〕。なお第７図（ロ）における
大括弧（例えば［Ｘ＋Ｏ］ ）は、蓄積中を示す。
セルＸｉｋが蓄積された各キューバッフ□ア５−ｉは、
それぞれ出力要求信号ａ、を出力し、競合回路６に伝達
する。
それぞれ出力要求信号ａ、を出力し、競合回路６に伝達
する。
競合回路６は、各キューバッファ５−ｉから伝達された
出力要求信号ａ、を、一定の順序（例えばｉの昇順）で
繰返し選択し、選択した出力要求信号ａ４に対応する出
力許可信号ｂ、を出力し、対応するキューバッファ５−
ｉに伝達する〔第７図（Ｃ）〕。
出力要求信号ａ、を、一定の順序（例えばｉの昇順）で
繰返し選択し、選択した出力要求信号ａ４に対応する出
力許可信号ｂ、を出力し、対応するキューバッファ５−
ｉに伝達する〔第７図（Ｃ）〕。
出力許可信号ｂ、を伝達されたキューバッファ５−ｉは
、蓄積中のセルＸｉｋを先着順に一個宛抽出し、出カバ
スフを経由して出力ハイウェイ８に送出する〔第７図（
ｄ）〕。なお第７図（ロ）における小括弧（例えば（Ｘ
＋ｏ） ）は、抽出中を示す。
、蓄積中のセルＸｉｋを先着順に一個宛抽出し、出カバ
スフを経由して出力ハイウェイ８に送出する〔第７図（
ｄ）〕。なお第７図（ロ）における小括弧（例えば（Ｘ
＋ｏ） ）は、抽出中を示す。
以上の説明から明らかな如く、従来あるセル多重回路に
おいては、競合回路６は出力要求信号ａ、を出力中のキ
ューバッファ５−ｉを一定の順序で繰返し選択し、出力
許可信号す、を伝達している、即ち各キューバッファ５
−１乃至５−４に均等に抽出の機会を与えている為、名
入力ハイウエイ４−１乃至４−４から到着するセルＸｉ
ｋは、個々の入力ハイウエイ４−ｉに着目すれば先着順
に出力ハイウェイ８に送出されているが、入力ハイウェ
イ４−１乃至４−４相互間では先着したセルＸｉｋが必
ずしも先に出力ハイウェイ８に送出されるとは限らず、
例えば第７図（ｄ）においても、時点ｔｌに到着したセ
ルＣ１およびＤｌ、並びに時点ｔ２に到着したセルＡ２
が、時点ｔ３に到着したセルＢ３より後に送出されるこ
ととなる。
おいては、競合回路６は出力要求信号ａ、を出力中のキ
ューバッファ５−ｉを一定の順序で繰返し選択し、出力
許可信号す、を伝達している、即ち各キューバッファ５
−１乃至５−４に均等に抽出の機会を与えている為、名
入力ハイウエイ４−１乃至４−４から到着するセルＸｉ
ｋは、個々の入力ハイウエイ４−ｉに着目すれば先着順
に出力ハイウェイ８に送出されているが、入力ハイウェ
イ４−１乃至４−４相互間では先着したセルＸｉｋが必
ずしも先に出力ハイウェイ８に送出されるとは限らず、
例えば第７図（ｄ）においても、時点ｔｌに到着したセ
ルＣ１およびＤｌ、並びに時点ｔ２に到着したセルＡ２
が、時点ｔ３に到着したセルＢ３より後に送出されるこ
ととなる。
従って、各セルＸｉｋが入力ハイウエイ４−ｉから到着
してから、出力ハイウェイ８に送出される迄の遅延時間
が、入力ハイウエイ４−ｉ毎に不均一、即ちセルの到着
頻度の高い入力ハイウエイ４１程長くなるのみならず、
セルの到着頻度の高い入力ハイウェイ４−ｉにおいては
、対応するキューバッファ５−ｉ内で送出待ちのセルＸ
ｉｋが増大し、遂にはキューバッファ５−ｉのセル蓄
積容量を越えることとなり、到着するセルが廃棄される
こととなる問題があった。
してから、出力ハイウェイ８に送出される迄の遅延時間
が、入力ハイウエイ４−ｉ毎に不均一、即ちセルの到着
頻度の高い入力ハイウエイ４１程長くなるのみならず、
セルの到着頻度の高い入力ハイウェイ４−ｉにおいては
、対応するキューバッファ５−ｉ内で送出待ちのセルＸ
ｉｋが増大し、遂にはキューバッファ５−ｉのセル蓄
積容量を越えることとなり、到着するセルが廃棄される
こととなる問題があった。
かかる問題点を解決する為に、第８図に示される如きセ
ル多重回路が考慮されている。
ル多重回路が考慮されている。
第８図は従来あるセル多重回路の他の一例を示す図であ
り、第９図は第８図におけるタイムチャートの一例を示
す図である。
り、第９図は第８図におけるタイムチャートの一例を示
す図である。
第８図および第９図において、時点ｔ０に名入力ハイウ
ェイ４−１乃至４−４から到着する各セルＸＩＯ乃至Ｘ
４゜は〔第９図（ａ））、時分割多重回路９により時点
ｔ、迄の間に時分割多重され〔第９図（ハ）〕、一定の
順序（例えば入力ハイウェイ番号ｉの昇順）で多重ハイ
ウェイ１０に送出され、キューバッファ１１に蓄積され
る〔第９図（Ｃ）〕。
ェイ４−１乃至４−４から到着する各セルＸＩＯ乃至Ｘ
４゜は〔第９図（ａ））、時分割多重回路９により時点
ｔ、迄の間に時分割多重され〔第９図（ハ）〕、一定の
順序（例えば入力ハイウェイ番号ｉの昇順）で多重ハイ
ウェイ１０に送出され、キューバッファ１１に蓄積され
る〔第９図（Ｃ）〕。
以下同様に、時点ｔｌに各入力ハイウェイ４−１．４−
３および４−４から到着した各セルＸｌｌ、Ｘ３１およ
びＸ４１は、時点ｔ２迄の間に受信されてキューバッフ
ァ１１に蓄積され、また時点ｔ２に入力ハイウェイ４−
１に到着したセルＸ＋Ｚは、時点ｔ３迄の間に受信され
てキューバッファ１１に蓄積され、更に時点ｔ２に入力
ハイウェイ４−１．４−２および４−３に到着した各セ
ルＸＩ３、Ｘ１１３およびＸ３３は、時点ｔ３迄の間に
受信されてキューバッファ１１に蓄積される。
３および４−４から到着した各セルＸｌｌ、Ｘ３１およ
びＸ４１は、時点ｔ２迄の間に受信されてキューバッフ
ァ１１に蓄積され、また時点ｔ２に入力ハイウェイ４−
１に到着したセルＸ＋Ｚは、時点ｔ３迄の間に受信され
てキューバッファ１１に蓄積され、更に時点ｔ２に入力
ハイウェイ４−１．４−２および４−３に到着した各セ
ルＸＩ３、Ｘ１１３およびＸ３３は、時点ｔ３迄の間に
受信されてキューバッファ１１に蓄積される。
キューバッファ１１は、蓄積された各セルＸ＋ｏ、ＸＺ
Ｏ，Ｘ３０、Ｘ４０、Ｘｌｌ、Ｘ ３＋、Ｘ 、、、
Ｘ、、、Ｘ、３、ＸＺＺ、Ｘ’１２を、各時点ｔｌ、・
・・ ｔｌｌに一個宛、先着順に抽出し、出力ハイウェ
イ８に送出する。
Ｏ，Ｘ３０、Ｘ４０、Ｘｌｌ、Ｘ ３＋、Ｘ 、、、
Ｘ、、、Ｘ、３、ＸＺＺ、Ｘ’１２を、各時点ｔｌ、・
・・ ｔｌｌに一個宛、先着順に抽出し、出力ハイウェ
イ８に送出する。
第８図に例示されるセル多重回路においては、名入力ハ
イウエイ４−１乃至１−４から到着する各セルは、総て
先着順にキューバッファ１１に蓄積される為、名入力ハ
イウェイ４−１乃至４−４毎の遅延時間は平均化され、
またキューバッファ１１は入力ハイウェイ４−１乃至４
−４に共通に設けられている為、第６図に示されるキュ
ーバッファ５−１乃至５−４の蓄積容量の合計よりも効
率的に使用されると共に、キューバッファ１１が送出待
ちのセルＸ ｉ ｋにより満杯となり、廃棄される機会
も名入力ハイウェイ４−１乃至４−４に対して均等に発
生する。
イウエイ４−１乃至１−４から到着する各セルは、総て
先着順にキューバッファ１１に蓄積される為、名入力ハ
イウェイ４−１乃至４−４毎の遅延時間は平均化され、
またキューバッファ１１は入力ハイウェイ４−１乃至４
−４に共通に設けられている為、第６図に示されるキュ
ーバッファ５−１乃至５−４の蓄積容量の合計よりも効
率的に使用されると共に、キューバッファ１１が送出待
ちのセルＸ ｉ ｋにより満杯となり、廃棄される機会
も名入力ハイウェイ４−１乃至４−４に対して均等に発
生する。
然し、時分割多重回路９は時点ｔｏ乃至ｔ１の間に四個
のセルＸ１゜、Ｘ２゜、Ｘ３０およびＸ４゜を時分割多
重し、多重ハイウェイ・１０を経由してキューバッファ
１１に蓄積せねばならず、入力ハイウェイ４および出力
ハイウェイ８の四倍の速度で動作する必要がある為、元
来高速な入力ハイウェイ４および出力ハイウェイ８を対
象とするセル多重回路を実現することが困難となる問題
があった。
のセルＸ１゜、Ｘ２゜、Ｘ３０およびＸ４゜を時分割多
重し、多重ハイウェイ・１０を経由してキューバッファ
１１に蓄積せねばならず、入力ハイウェイ４および出力
ハイウェイ８の四倍の速度で動作する必要がある為、元
来高速な入力ハイウェイ４および出力ハイウェイ８を対
象とするセル多重回路を実現することが困難となる問題
があった。
本発明は、複数の入力ハイウェイから到着する各セルを
、先着順に出力ハイウェイに送出可能とし、且つ入力ハ
イウェイおよび出力ハイウェイの速度と、同程度の動作
速度を要求されるセル多重方式を実現することを目的と
する。
、先着順に出力ハイウェイに送出可能とし、且つ入力ハ
イウェイおよび出力ハイウェイの速度と、同程度の動作
速度を要求されるセル多重方式を実現することを目的と
する。
第１図は本発明の原理を示す図である。
第１図において、４は複数の入力ハイウェイ、８は単一
の出力ハイウェイである。
の出力ハイウェイである。
１００は、本発明により各入力ハイウェイ４に対応して
設けられた第一の先入先出蓄積手段である。
設けられた第一の先入先出蓄積手段である。
２００は、本発明により各入力ハイウェイ４に対応して
設けられた識別情報送出手段である。
設けられた識別情報送出手段である。
３００は、本発明により各入力ハイウェイ４に対して共
通に設けられた第二の先入先出蓄積手段である。
通に設けられた第二の先入先出蓄積手段である。
４００は、本発明により各入力ハイウェイ４に対して共
通に設けられた出力決定手段である。
通に設けられた出力決定手段である。
第一の先入先出蓄積手段１００は、対応する入力ハイウ
ェイ４から到着するセルをそれぞれ先着順に蓄積する。
ェイ４から到着するセルをそれぞれ先着順に蓄積する。
識別情報送出手段２００は、対応する第一の先入先出蓄
積手段１００にセルが蓄積される度に、該第一の先入先
出蓄積手段１００の識別情報を送出する。
積手段１００にセルが蓄積される度に、該第一の先入先
出蓄積手段１００の識別情報を送出する。
第二の先入先出蓄積手段３００は、各識別情報送出手段
２００から送出される各識別情報を先着順に蓄積する。
２００から送出される各識別情報を先着順に蓄積する。
出力決定手段４００は、第二の先入先出蓄積手段３００
に蓄積されている識別情報を先着順に抽出し、抽出され
た識別情報が示す第一の先入先出蓄積手段１００に蓄積
されているセルを一個宛先着順に抽出し、出力ハイウェ
イ８に送出する。
に蓄積されている識別情報を先着順に抽出し、抽出され
た識別情報が示す第一の先入先出蓄積手段１００に蓄積
されているセルを一個宛先着順に抽出し、出力ハイウェ
イ８に送出する。
各識別情報送出手段２００から送出される識別情報の情
報量は、セルに比して遥かに少ない為、第二の先入先出
蓄積手段３００は各第一の先入先出蓄積手段１００と同
程度の動作速度で、各識別情報送出手段２００から送出
される識別情報を充分蓄積可能である。
報量は、セルに比して遥かに少ない為、第二の先入先出
蓄積手段３００は各第一の先入先出蓄積手段１００と同
程度の動作速度で、各識別情報送出手段２００から送出
される識別情報を充分蓄積可能である。
従って、各入力ハイウェイから到着した各セルは、先着
順に各第一の先入先出蓄積手段から抽出され、出力ハイ
ウェイに送出される為、各入力ハイウェイに対するサー
ビス性も均等化され、また第一の先入先出蓄積手段の使
用状況も均等化されるので、第一の先入先出蓄積手段の
経済的な実現が可能で、然も入力ハイウェイおよび出力
ハイウェイと同程度の動作速度で実現可能となる為、大
規模化にも適する。
順に各第一の先入先出蓄積手段から抽出され、出力ハイ
ウェイに送出される為、各入力ハイウェイに対するサー
ビス性も均等化され、また第一の先入先出蓄積手段の使
用状況も均等化されるので、第一の先入先出蓄積手段の
経済的な実現が可能で、然も入力ハイウェイおよび出力
ハイウェイと同程度の動作速度で実現可能となる為、大
規模化にも適する。
以下、本発明の一実施例を図面により説明する。
第２図は本発明の一実施例によるセル多重回路を示す図
であり、第３図は第２図におけるタイムチャートの一例
を示す図である。なお、全図を通じて同一符号は同一対
象物を示す。
であり、第３図は第２図におけるタイムチャートの一例
を示す図である。なお、全図を通じて同一符号は同一対
象物を示す。
第２図においても、四本の入力ハイウェイ４から到着す
るセルを、−本の出力ハイウェイ８にセル多重して送出
するものとし、第１図における第一の先入先出蓄積手段
１００としてキューバッファ５が、また第１図における
識別情報送出手段２００としてキュ一番号送出回路１２
が、それぞれ各入力ハイウェイ４に対応して設けられ、
また第１図における第二の先入先出蓄積手段３００およ
び出力決定手段４００として、多重回路６１、キューバ
ッファ６２および変換回路６３から構成される競合回路
６が、各入力ハイウェイ４に対して共通に設けられてい
る。
るセルを、−本の出力ハイウェイ８にセル多重して送出
するものとし、第１図における第一の先入先出蓄積手段
１００としてキューバッファ５が、また第１図における
識別情報送出手段２００としてキュ一番号送出回路１２
が、それぞれ各入力ハイウェイ４に対応して設けられ、
また第１図における第二の先入先出蓄積手段３００およ
び出力決定手段４００として、多重回路６１、キューバ
ッファ６２および変換回路６３から構成される競合回路
６が、各入力ハイウェイ４に対して共通に設けられてい
る。
第２図および第３図において、入力ハイウェイ４−１か
ら、セルＸ、。、Ｘｌｌ、Ｘ１２およびＸ１３が、それ
ぞれ時点ｉｏ、Ｌ＋ 、Ｌｚおよびｔ３に到着すると〔
第３図（ａ）Ｌキューバッファ５−１はセルｘ１゜、Ｘ
ｏ、Ｘｌ□およびＸｌｌを先着順に蓄積する〔第３図（
ｂ）〕。
ら、セルＸ、。、Ｘｌｌ、Ｘ１２およびＸ１３が、それ
ぞれ時点ｉｏ、Ｌ＋ 、Ｌｚおよびｔ３に到着すると〔
第３図（ａ）Ｌキューバッファ５−１はセルｘ１゜、Ｘ
ｏ、Ｘｌ□およびＸｌｌを先着順に蓄積する〔第３図（
ｂ）〕。
その他の入力ハイウェイ４−２．４−３および４−４か
ら到着した各セルＸ２゜、ＸＺＳ、Ｘ、。、Ｘ３１％Ｘ
３３およびＸ４゜、Ｘ４１も、それぞれ対応するキュー
バッファ５−２．５−３および５−４に先着順に蓄積さ
れる〔第３図（ａ）および第３図［有］）〕。
ら到着した各セルＸ２゜、ＸＺＳ、Ｘ、。、Ｘ３１％Ｘ
３３およびＸ４゜、Ｘ４１も、それぞれ対応するキュー
バッファ５−２．５−３および５−４に先着順に蓄積さ
れる〔第３図（ａ）および第３図［有］）〕。
一方、入力ハイウエイ４−１に対応して設けられたキュ
一番号送出回路１２−１は、入力ハイウェイ４−１から
到着したセルＸ１゜、Ｘｌｌ、ＸＩｘおよびＸ１３が蓄
積される時点ｔ０、１、ｔ２およびｔ３に、キューバッ
ファ５−１を識別する為のキュ一番号Ｃ＋ （例えば
「１」）をそれぞれ出力し、競合回路６内の多重回路６
１に伝達する。
一番号送出回路１２−１は、入力ハイウェイ４−１から
到着したセルＸ１゜、Ｘｌｌ、ＸＩｘおよびＸ１３が蓄
積される時点ｔ０、１、ｔ２およびｔ３に、キューバッ
ファ５−１を識別する為のキュ一番号Ｃ＋ （例えば
「１」）をそれぞれ出力し、競合回路６内の多重回路６
１に伝達する。
同様に、入力ハイウェイ４−２に対応して設けられてい
るキュ一番号送出回路１２−２も、入力ハイウェイ４−
２からセルＸ２゜およびＸ２３が到着する時点ｔ０およ
びｔ３にキュ一番号Ｃｚ （−「２」）をそれぞれ出
力し、また入力ハイウェイ４−３に対応して設けられて
いるキュ一番号送出回路１２−３も、入力ハイウェイ４
−３からセルＸ ３０． Ｘ ３１およびＸ３３ 到
着する時点Ｌｏ、Ｌ＋およびｔ、にキュ一番号Ｃ３（＝
’３Ｊ）をそれぞれ出力し、更に入力ハイウエイ４−４
に対応して設けられているキュ一番号送出回路１２−４
も、入力ハイウェイ４−４からセルＸ４゜およびＸａｔ
が゛到着する時点ｔ０およびｔｌにキュ一番号ｃ４（＝
’４」）をそれぞれ出力し、それぞれ多重回路６１に伝
達する。
るキュ一番号送出回路１２−２も、入力ハイウェイ４−
２からセルＸ２゜およびＸ２３が到着する時点ｔ０およ
びｔ３にキュ一番号Ｃｚ （−「２」）をそれぞれ出
力し、また入力ハイウェイ４−３に対応して設けられて
いるキュ一番号送出回路１２−３も、入力ハイウェイ４
−３からセルＸ ３０． Ｘ ３１およびＸ３３ 到
着する時点Ｌｏ、Ｌ＋およびｔ、にキュ一番号Ｃ３（＝
’３Ｊ）をそれぞれ出力し、更に入力ハイウエイ４−４
に対応して設けられているキュ一番号送出回路１２−４
も、入力ハイウェイ４−４からセルＸ４゜およびＸａｔ
が゛到着する時点ｔ０およびｔｌにキュ一番号ｃ４（＝
’４」）をそれぞれ出力し、それぞれ多重回路６１に伝
達する。
多重回路６１は、各キュ一番号送出回路１２１乃至１２
−４から伝達されるキュ一番号Ｃ１乃至Ｃ４を、各時点
ｔｏ乃至ｔ３に時分割多重化し、キューバッファ６２に
先着順に蓄積する〔第３図（Ｃ）〕。
−４から伝達されるキュ一番号Ｃ１乃至Ｃ４を、各時点
ｔｏ乃至ｔ３に時分割多重化し、キューバッファ６２に
先着順に蓄積する〔第３図（Ｃ）〕。
なおキュ一番号ｃ、乃至ｃ４は、四個のキューバッファ
５−１乃至５−４を識別する為には最低２ピントで構成
可能である為、多重回路６１の動作速度は入力ハイウェ
イ４および出力ハイウェイ８の速度の同程度で充分であ
る。
５−１乃至５−４を識別する為には最低２ピントで構成
可能である為、多重回路６１の動作速度は入力ハイウェ
イ４および出力ハイウェイ８の速度の同程度で充分であ
る。
キューバッファ６２は、時点ｔＩに最初に蓄積済みのキ
ュ一番号ｃ＋（＝’ｌ」）を抽出し、変換回路６３に伝
達する〔第３図（ｄ）〕。
ュ一番号ｃ＋（＝’ｌ」）を抽出し、変換回路６３に伝
達する〔第３図（ｄ）〕。
変換回路６３は、キューバッファ６２から伝達されたキ
ュ一番号ＣＩ（＝「ｌＪ）を、キュ一番号ＣＩ （＝
’ｌＪ）が識別するキューバッファ５１に対する出力許
可信号ｂ１に変換し、キューバッファ５−１に伝達する
〔第３図（ｅ）〕。
ュ一番号ＣＩ（＝「ｌＪ）を、キュ一番号ＣＩ （＝
’ｌＪ）が識別するキューバッファ５１に対する出力許
可信号ｂ１に変換し、キューバッファ５−１に伝達する
〔第３図（ｅ）〕。
キューバッファ５−１は、変換回路６３から出力許可信
号ｂ１を伝達されると、最初に蓄積済みのセルＸ、。を
抽出し、出カバスフを経由して出力ハイウェイ８に送出
する〔第３図げ）〕。
号ｂ１を伝達されると、最初に蓄積済みのセルＸ、。を
抽出し、出カバスフを経由して出力ハイウェイ８に送出
する〔第３図げ）〕。
以下同様に、キューバッファ６２は時点１１乃至ｔｌｌ
に＼キュ一番号Ｃ２＼Ｃ３ｓＣ４ｓＣＩｓＣ３、Ｃ４、
ＣＩ 、Ｃ１，％ ＣｚおよびＣ１を先着順に抽出して
変換回路６３に伝達し〔第３図（ｄ）〕、変換回路６３
は伝達された各キュ一番号Ｃｚ、Ｃ３＋、 Ｃ４１Ｃ１
％ Ｃ３％ Ｃ４％ ＣＩ Ｘ ＣＩ ＼
Ｃ２およびＣ３を対応する出力許可信号ｂ２、ｂｌ、ｂ
４、ｂｌ、ｂ８、ｂ４、ｂ３、ｂｌ、ｂ２およびす、に
変換してそれぞれ対応するキューバッファ５−２．５−
３．５−４．５−１．５−３．５−４．５−１．５−１
．５−２および５−３に順次伝達し〔第３図（ｅ）Ｌ出
力許可信号ｂｚ、ｂｚｂ４、ｂｔ 、ｂａ、ｂａ、ｂｔ
、ｂｔ 、ｂｔおよびｂ３を伝達された各キューバッ
ファ５−２．５−３．５−４．５−１．５−３．５−４
．５−１．５−１．５−２および５−３は、それぞれセ
ルＸｚｏ、Ｘ３６、ｘ４゜、Ｘ８、Ｘ３１、Ｘ ａｌｓ
ＸＩｘ、Ｘ１３、Ｌ３およびχ、３を順次抽出し、出
カバスフを経由して出力ハイウェイ８から送出する〔第
３図（ｆ）〕。
に＼キュ一番号Ｃ２＼Ｃ３ｓＣ４ｓＣＩｓＣ３、Ｃ４、
ＣＩ 、Ｃ１，％ ＣｚおよびＣ１を先着順に抽出して
変換回路６３に伝達し〔第３図（ｄ）〕、変換回路６３
は伝達された各キュ一番号Ｃｚ、Ｃ３＋、 Ｃ４１Ｃ１
％ Ｃ３％ Ｃ４％ ＣＩ Ｘ ＣＩ ＼
Ｃ２およびＣ３を対応する出力許可信号ｂ２、ｂｌ、ｂ
４、ｂｌ、ｂ８、ｂ４、ｂ３、ｂｌ、ｂ２およびす、に
変換してそれぞれ対応するキューバッファ５−２．５−
３．５−４．５−１．５−３．５−４．５−１．５−１
．５−２および５−３に順次伝達し〔第３図（ｅ）Ｌ出
力許可信号ｂｚ、ｂｚｂ４、ｂｔ 、ｂａ、ｂａ、ｂｔ
、ｂｔ 、ｂｔおよびｂ３を伝達された各キューバッ
ファ５−２．５−３．５−４．５−１．５−３．５−４
．５−１．５−１．５−２および５−３は、それぞれセ
ルＸｚｏ、Ｘ３６、ｘ４゜、Ｘ８、Ｘ３１、Ｘ ａｌｓ
ＸＩｘ、Ｘ１３、Ｌ３およびχ、３を順次抽出し、出
カバスフを経由して出力ハイウェイ８から送出する〔第
３図（ｆ）〕。
以上の説明から明らかな如く、本実施例によれば、入力
ハイウェイ４−１乃至４−４から到着する各セルｘ１１
．は、各入力ハイウェイ４−ｉ内の到着順序はキューバ
ッファ５−ｉにより維持され、入力ハイウェイ４−１乃
至４−４相互間の到着順序はキューバッファ６２に蓄積
されるキュ一番号Ｃ８により識別され、キュ一番号Ｃ８
の順序に従ってキューバッファ５−ｉから順次抽出され
て出力ハイウェイ８に送出される為、各セルが先着順に
送出されることとなる。
ハイウェイ４−１乃至４−４から到着する各セルｘ１１
．は、各入力ハイウェイ４−ｉ内の到着順序はキューバ
ッファ５−ｉにより維持され、入力ハイウェイ４−１乃
至４−４相互間の到着順序はキューバッファ６２に蓄積
されるキュ一番号Ｃ８により識別され、キュ一番号Ｃ８
の順序に従ってキューバッファ５−ｉから順次抽出され
て出力ハイウェイ８に送出される為、各セルが先着順に
送出されることとなる。
またキュ一番号Ｃ’ｉ は、入力ハイウェイ４が四本の
場合には最低２ビツトで構成される為、多重回路６１は
入力ハイウェイ４および出力ハイウェイ８の速度と同程
度の動作速度で充分実現可能となる。
場合には最低２ビツトで構成される為、多重回路６１は
入力ハイウェイ４および出力ハイウェイ８の速度と同程
度の動作速度で充分実現可能となる。
なお、第２図および第３図はあく迄本発明の一実施例に
過ぎず、例えば各入力ハイウェイ４−１乃至４−４から
のセルの到着状況は図示されるものに限定されることは
無く、他に幾多の変形が考慮されるが、何れの場合にも
本発明の効果は変わらない。また入力ハイウェイ４の数
は四本に限定されることは無く、他に幾多の変形が考慮
されるが、何れの場合にも本発明の効果は変わらない。
過ぎず、例えば各入力ハイウェイ４−１乃至４−４から
のセルの到着状況は図示されるものに限定されることは
無く、他に幾多の変形が考慮されるが、何れの場合にも
本発明の効果は変わらない。また入力ハイウェイ４の数
は四本に限定されることは無く、他に幾多の変形が考慮
されるが、何れの場合にも本発明の効果は変わらない。
更にセル多重回路の適用対象は、図示されるセルスイッ
チに限定されぬことは言う迄も無い。
チに限定されぬことは言う迄も無い。
以上、本発明によれば、各入力ハイウェイから到着した
各セルは、先着順に多筒−の先入先出蓄積手段から抽出
され、出力ハイウェイに送出される為、各入力ハイウェ
イに対するサービス性も均等化され、また第一の先入先
出蓄積手段の使用状況も均等化されるので、第一の先入
先出蓄積手段の経済的な実現が可能で、然も入力ハイウ
ェイおよび出力ハイウェイと同程度の動作速度で実現可
能となる為、大規模化に適する。
各セルは、先着順に多筒−の先入先出蓄積手段から抽出
され、出力ハイウェイに送出される為、各入力ハイウェ
イに対するサービス性も均等化され、また第一の先入先
出蓄積手段の使用状況も均等化されるので、第一の先入
先出蓄積手段の経済的な実現が可能で、然も入力ハイウ
ェイおよび出力ハイウェイと同程度の動作速度で実現可
能となる為、大規模化に適する。
第１図は本発明の原理を示す図、第２図は本発明の一実
施例によるセル多重回路を示す図、第３図は第２図にお
けるタイムチャートの一例を示す図、第４図は本発明の
対象となるセルスイッチの一例を示す図、第５図は本発
明の対象となるセルの一例を示す図、第６図は従来ある
セル多重回路の一例を示す図、第７図は第６図における
タイムチャートの一例を示す図、第８図は従来あるセル
多重回路の他の一例を示す図、第９図は第８図における
タイムチャートの一例を示す図である。 図において、１および４は入力ハイウェイ、２および８
は出力ハイウェイ、３はスイッチ素子、５．１１および
６２はキューバソファ、６は競合回路、７は出力バス、
９は時分割多重回路、１０は多重ハイウェイ、１２はキ
ュ一番号送出回路、６１は多重回路、６３は変操回路、
１００は第一の先入先出蓄積手段、２００は識別情報送
出手段、３００は第二の先入先出蓄積手段、４００は出
力不発ＢＲｆ）厚理口 薯 １ 記 本発明ＩＺ上るでル汐申囮路 １２ ロ 升 旧 、ｆシ４器ａＦ４ｉＱｔ＃＄Σ二てＪ〕う１ニル７５旧 ｂ 従来２ＰｌろＥルタ参口路 署 ｂ 記 悄を米ｈつ４ｆｆ／ｉｆ／ン珍申ロｙ谷署 ８ 記 １ｂ記１；おけろタイム４ヤード ７７ 旧 第８Ｎ違；゛おけうタイＡ今ヤード 冨 ｑ 展］
施例によるセル多重回路を示す図、第３図は第２図にお
けるタイムチャートの一例を示す図、第４図は本発明の
対象となるセルスイッチの一例を示す図、第５図は本発
明の対象となるセルの一例を示す図、第６図は従来ある
セル多重回路の一例を示す図、第７図は第６図における
タイムチャートの一例を示す図、第８図は従来あるセル
多重回路の他の一例を示す図、第９図は第８図における
タイムチャートの一例を示す図である。 図において、１および４は入力ハイウェイ、２および８
は出力ハイウェイ、３はスイッチ素子、５．１１および
６２はキューバソファ、６は競合回路、７は出力バス、
９は時分割多重回路、１０は多重ハイウェイ、１２はキ
ュ一番号送出回路、６１は多重回路、６３は変操回路、
１００は第一の先入先出蓄積手段、２００は識別情報送
出手段、３００は第二の先入先出蓄積手段、４００は出
力不発ＢＲｆ）厚理口 薯 １ 記 本発明ＩＺ上るでル汐申囮路 １２ ロ 升 旧 、ｆシ４器ａＦ４ｉＱｔ＃＄Σ二てＪ〕う１ニル７５旧 ｂ 従来２ＰｌろＥルタ参口路 署 ｂ 記 悄を米ｈつ４ｆｆ／ｉｆ／ン珍申ロｙ谷署 ８ 記 １ｂ記１；おけろタイム４ヤード ７７ 旧 第８Ｎ違；゛おけうタイＡ今ヤード 冨 ｑ 展］
Claims (1)
- 【特許請求の範囲】 複数の入力ハイウェイ（４）に対応して、該各入力ハイ
ウェイ（４）から到着するセルをそれぞれ先着順に蓄積
する第一の先入先出蓄積手段（１００）と、 前記各第一の先入先出蓄積手段（１００）にセルが蓄積
される度に、該第一の先入先出蓄積手段（１００）の識
別情報を送出する識別情報送出手段（２００）とを設け
、 前記各入力ハイウェイ（４）に共通に、前記各識別情報
送出手段（２００）から送出される各識別情報を先着順
に蓄積する第二の先入先出蓄積手段（３００）と、 前記第二の先入先出蓄積手段（３００）に蓄積されてい
る前記識別情報を先着順に抽出し、抽出された識別情報
が示す前記第一の先入先出蓄積手段（１００）に蓄積さ
れている前記セルを一個宛先着順に抽出し、前記各入力
ハイウェイ（４）に共通に設けられた出力ハイウェイ（
８）に送出する出力決定手段（４００）とを設けること
を特徴とするセル多重方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2179027A JPH0468733A (ja) | 1990-07-04 | 1990-07-04 | セル多重方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2179027A JPH0468733A (ja) | 1990-07-04 | 1990-07-04 | セル多重方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0468733A true JPH0468733A (ja) | 1992-03-04 |
Family
ID=16058833
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2179027A Pending JPH0468733A (ja) | 1990-07-04 | 1990-07-04 | セル多重方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0468733A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012094081A (ja) * | 2010-10-29 | 2012-05-17 | Nec Engineering Ltd | バス調停回路及びバス調停方法 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6135652A (ja) * | 1984-07-16 | 1986-02-20 | アメリカン テレフオン アンド テレグラフ カムパニー | データバイトの転送を制御する方法 |
| JPS63229943A (ja) * | 1987-03-19 | 1988-09-26 | Fujitsu Ltd | パケツト多重装置 |
-
1990
- 1990-07-04 JP JP2179027A patent/JPH0468733A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6135652A (ja) * | 1984-07-16 | 1986-02-20 | アメリカン テレフオン アンド テレグラフ カムパニー | データバイトの転送を制御する方法 |
| JPS63229943A (ja) * | 1987-03-19 | 1988-09-26 | Fujitsu Ltd | パケツト多重装置 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012094081A (ja) * | 2010-10-29 | 2012-05-17 | Nec Engineering Ltd | バス調停回路及びバス調停方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TW465201B (en) | Round-trip delay optimization of multiplexed speech channels | |
| US5126999A (en) | Method and apparatus for input-buffered asynchronous transfer mode switching | |
| JP2618327B2 (ja) | 広帯域入力バッファａｔｍスイッチ | |
| JP3628706B2 (ja) | メモリインタフェースユニット、共有メモリスイッチシステムおよび関連の方法 | |
| AU612076B2 (en) | Packet switching system having bus matrix switch | |
| JPH02234543A (ja) | デイジタル交換装置、メツセージ・コンバイニング・スイツチ及びその動作方法 | |
| JP2882384B2 (ja) | トラヒックシェーピング装置 | |
| JPH021655A (ja) | 多重データスイッチシステム | |
| JPH05276189A (ja) | 同報通信装置 | |
| CN101404616A (zh) | 一种负载均衡分组交换结构及其构造方法 | |
| JPH0229136A (ja) | 同期時分割ネットワーク | |
| JPH03218144A (ja) | 高速パケット交換機 | |
| JPH02237248A (ja) | 多段相互接続ネツトワークにおける交換方法 | |
| JPH0468733A (ja) | セル多重方式 | |
| JPH06244869A (ja) | パケット交換方法および交換システム | |
| JPS6367047A (ja) | パケツトスイツチ | |
| JP3077647B2 (ja) | コンセントレータ型ａｔｍスイッチシステム | |
| JP3549224B2 (ja) | Ａｔｍスイッチ装置 | |
| JP2773757B2 (ja) | Ａｔｍセル多重装置 | |
| JPH05199574A (ja) | Ａｔｍクロスコネクトスイッチ回路 | |
| JPH0629970A (ja) | データ転送方式 | |
| JP2546526B2 (ja) | 交換システム | |
| JP2786246B2 (ja) | 自己ルーチング通話路 | |
| JP3113856B2 (ja) | Ａｔｍスイッチ | |
| JPH05160852A (ja) | Ａｔｍクロスコネクト装置 |