JPH0469426B2 - - Google Patents
Info
- Publication number
- JPH0469426B2 JPH0469426B2 JP58109531A JP10953183A JPH0469426B2 JP H0469426 B2 JPH0469426 B2 JP H0469426B2 JP 58109531 A JP58109531 A JP 58109531A JP 10953183 A JP10953183 A JP 10953183A JP H0469426 B2 JPH0469426 B2 JP H0469426B2
- Authority
- JP
- Japan
- Prior art keywords
- conductive lead
- protruding electrode
- protruding
- semiconductor element
- conductive
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N1/00—Scanning, transmission or reproduction of documents or the like, e.g. facsimile transmission; Details thereof
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/701—Tape-automated bond [TAB] connectors
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Wire Bonding (AREA)
- Collation Of Sheets And Webs (AREA)
Description
【発明の詳細な説明】
産業上の利用分野
本発明は可撓性フイルムとそれに固着した多数
の導電リードから成るフイルムキヤリアと、多数
の突起電極を有する半導体素子を熱圧着によつて
接続するいわゆるギヤングボンデイング方式の半
導体装置に関するものである。
の導電リードから成るフイルムキヤリアと、多数
の突起電極を有する半導体素子を熱圧着によつて
接続するいわゆるギヤングボンデイング方式の半
導体装置に関するものである。
従来例の構成とその問題点
通常、半導体素子内の配線は信号ラインと電源
ラインに大別されるが、大電流を必要とする半導
体素子の場合、配線抵抗による電圧降下が問題と
なる。通常、半導体素子内の配線はスパツタリン
グや真空蒸着で形成するため、その配線を厚くす
ることは工業的に不可能であり、したがつてその
電圧降下を許容限度内に抑えるために半導体素子
で電源ラインの配線幅を広くしたり、多層配線を
採用するといつた対策がとられているが、前者の
対策は素子面積の増大を招き、後者の対策は製造
工程数が増加するばかりでなく配線構造が複雑に
なり、歩留りを下げるという欠陥がある。
ラインに大別されるが、大電流を必要とする半導
体素子の場合、配線抵抗による電圧降下が問題と
なる。通常、半導体素子内の配線はスパツタリン
グや真空蒸着で形成するため、その配線を厚くす
ることは工業的に不可能であり、したがつてその
電圧降下を許容限度内に抑えるために半導体素子
で電源ラインの配線幅を広くしたり、多層配線を
採用するといつた対策がとられているが、前者の
対策は素子面積の増大を招き、後者の対策は製造
工程数が増加するばかりでなく配線構造が複雑に
なり、歩留りを下げるという欠陥がある。
そこで、大電流を必要とする半導体素子におい
て前記のコストアツプを招く対策を取ることな
く、しかも電源ラインの電圧降下を小さくするこ
とが可能なギヤングボンデイング方式の半導体装
置が提案されている。
て前記のコストアツプを招く対策を取ることな
く、しかも電源ラインの電圧降下を小さくするこ
とが可能なギヤングボンデイング方式の半導体装
置が提案されている。
このようなギヤングボンデイング方式の半導体
装置の従来例を第１図ａ及びｂに示す。第１図ｂ
は第１図ａのＡ−A′断面図である。
装置の従来例を第１図ａ及びｂに示す。第１図ｂ
は第１図ａのＡ−A′断面図である。
半導体素子１の周辺部に設けられた突起電極２
にベースフイルム４から伸延したそれとでフイル
ムキヤリアを構成する導電リード３が接続され
る。また、電源ライン用の突起電極６，６ａ及び
６ｂを半導体素子１の内部及び周辺部に設け、ベ
ースフイルム４から伸延した導電リード５及び５
ａをこの突起電極６，６ａ及び６ｂに接続する。
この一連の接続は第１図ｂに示すボンデイングツ
ール７でもつて突起電極２，６，６ａ及び６ｂと
導電リード３，５及び５ａを同時に熱圧着するこ
とでなされる。
にベースフイルム４から伸延したそれとでフイル
ムキヤリアを構成する導電リード３が接続され
る。また、電源ライン用の突起電極６，６ａ及び
６ｂを半導体素子１の内部及び周辺部に設け、ベ
ースフイルム４から伸延した導電リード５及び５
ａをこの突起電極６，６ａ及び６ｂに接続する。
この一連の接続は第１図ｂに示すボンデイングツ
ール７でもつて突起電極２，６，６ａ及び６ｂと
導電リード３，５及び５ａを同時に熱圧着するこ
とでなされる。
尚、突起電極６ｂは半導体素子１の内部へ伸延
した導電リード５と半導体素子１の端面部分の電
気的短絡（以下エツジタツチと称す）の発生を防
止する役割を持つ。
した導電リード５と半導体素子１の端面部分の電
気的短絡（以下エツジタツチと称す）の発生を防
止する役割を持つ。
この第１図の従来例により、電源ラインの取出
しを半導体素子１の内部及び周辺部で、かつ任意
の複数の場所で行える。また、導電リード５，５
ａは通常18μｍ，35μｍの銅箔を用いるため、コ
ストアツプを招かずに電圧降下を無視できる効果
がある。
しを半導体素子１の内部及び周辺部で、かつ任意
の複数の場所で行える。また、導電リード５，５
ａは通常18μｍ，35μｍの銅箔を用いるため、コ
ストアツプを招かずに電圧降下を無視できる効果
がある。
しかし、突起電極６と突起電極６ｂ間に導電リ
ード５が、また突起電極６と突起電極６ａ間に導
電リード５ａが接続されることにより、半導体素
子１の主材料（通常Si）と導電リード５及び５ａ
の主材料（通常Cu）の熱膨張係数の違いによる
熱ストレスが発生し、突起電極６，６ａ及び６ｂ
の剥離や、導電リード５及び５ａが剥離または断
線するといつた問題がある。
ード５が、また突起電極６と突起電極６ａ間に導
電リード５ａが接続されることにより、半導体素
子１の主材料（通常Si）と導電リード５及び５ａ
の主材料（通常Cu）の熱膨張係数の違いによる
熱ストレスが発生し、突起電極６，６ａ及び６ｂ
の剥離や、導電リード５及び５ａが剥離または断
線するといつた問題がある。
発明の目的
本発明はこのような従来例の欠点を除去すべく
なされたものであり、コストアツプを招くことな
く、各材料の熱膨張係数の違いによる熱ストレス
の問題を完全に解決できる半導体装置を提供しよ
うとするものである。
なされたものであり、コストアツプを招くことな
く、各材料の熱膨張係数の違いによる熱ストレス
の問題を完全に解決できる半導体装置を提供しよ
うとするものである。
発明の構成
この目的を達成するために本発明における半導
体装置は、周辺部及び内部それぞれに複数個の突
起電極を形成した半導体素子と、前記周辺部の突
起電極にそれぞれ接続される複数本の第１の導電
リード及び前記内部の突起電極に接続される第２
の導電リードを可撓性のベースフイルムに形成し
たフイルムキヤリアとを具備し、前記半導体素子
の周辺部の突起電極に並設されるように、第２の
導電リードをこの第２の導電リードに接続するこ
となく支持するダミーの突起電極を設け、前記第
２の導電リードの先端部を前記内部の突起電極に
対応して複数に分岐させてそれぞれ突起電極に接
続したものである。この構成によれば、第２の導
電リードと半導体素子端面との電気的短絡を前記
のダミーの突起電極によつて防止し、かつ第２の
導電リードとダミーの突起電極が接続されないこ
とにより、熱ストレスによる第２の導電リードの
切断や、第２の導電リードに接続される突起電極
の剥離といつた問題の発生を防止することができ
る。
体装置は、周辺部及び内部それぞれに複数個の突
起電極を形成した半導体素子と、前記周辺部の突
起電極にそれぞれ接続される複数本の第１の導電
リード及び前記内部の突起電極に接続される第２
の導電リードを可撓性のベースフイルムに形成し
たフイルムキヤリアとを具備し、前記半導体素子
の周辺部の突起電極に並設されるように、第２の
導電リードをこの第２の導電リードに接続するこ
となく支持するダミーの突起電極を設け、前記第
２の導電リードの先端部を前記内部の突起電極に
対応して複数に分岐させてそれぞれ突起電極に接
続したものである。この構成によれば、第２の導
電リードと半導体素子端面との電気的短絡を前記
のダミーの突起電極によつて防止し、かつ第２の
導電リードとダミーの突起電極が接続されないこ
とにより、熱ストレスによる第２の導電リードの
切断や、第２の導電リードに接続される突起電極
の剥離といつた問題の発生を防止することができ
る。
実施例の説明
以下、本発明の一実施例を第２図ａ及び第２図
ｂで説明する。第２図ｂは第２図ａのＡ−A′断
面図である。また、従来例と同一箇所には同一番
号を付してある。
ｂで説明する。第２図ｂは第２図ａのＡ−A′断
面図である。また、従来例と同一箇所には同一番
号を付してある。
半導体素子１の周辺部に設けられた突起電極２
にベースフイルム４から伸延したそれとでフイル
ムキヤリアを構成する導電リード３が接続され
る。また、電源ライン用の導電リード８はベース
フイルムから半導体素子１の内部へと伸延し、先
端部を突起電極６に対応して分岐させ、そのそれ
ぞれの先端部を半導体素子１の内部に設けられた
突起電極６及び６ａに接続する。ここで、導電リ
ード８の下部で、かつ半導体素子１の周辺部の位
置にダミーの突起電極６ｂを設ける。このダミー
の突起電極６ｂは突起電極２，６及び６ａと同じ
製造工程で形成される突起電極であり、エツジタ
ツチ防止に有効である。
にベースフイルム４から伸延したそれとでフイル
ムキヤリアを構成する導電リード３が接続され
る。また、電源ライン用の導電リード８はベース
フイルムから半導体素子１の内部へと伸延し、先
端部を突起電極６に対応して分岐させ、そのそれ
ぞれの先端部を半導体素子１の内部に設けられた
突起電極６及び６ａに接続する。ここで、導電リ
ード８の下部で、かつ半導体素子１の周辺部の位
置にダミーの突起電極６ｂを設ける。このダミー
の突起電極６ｂは突起電極２，６及び６ａと同じ
製造工程で形成される突起電極であり、エツジタ
ツチ防止に有効である。
以上の突起電極２と導電リード３、突起電極６
及び６ａと導電リード８は第３図ｂに示すボンデ
ングツール１０によつて同時に熱圧着される。
及び６ａと導電リード８は第３図ｂに示すボンデ
ングツール１０によつて同時に熱圧着される。
しかし、導電リード８とダミーの突起電極６ｂ
は第３図に示すように先端部に凹み部分１０を設
けたボンデイングツール９を用いることによつ
て、熱圧着されない。
は第３図に示すように先端部に凹み部分１０を設
けたボンデイングツール９を用いることによつ
て、熱圧着されない。
以上説明した本具体例の構造にすることによ
り、エツジタツチを防止できる以外に、突起電極
６と突起電極６ａ間は湾曲した導電リード８によ
つて接続され、突起電極６とダミーの突起電極６
ｂ間は機械的に接続されないため、半導体素子１
と導電リード８の熱膨張係数の違いによる熱スト
レスが湾曲部とダミーの突起電極６ｂで吸収さ
れ、突起電極６及び６ａの剥離、または導電リー
ド８の断線は発生しない。
り、エツジタツチを防止できる以外に、突起電極
６と突起電極６ａ間は湾曲した導電リード８によ
つて接続され、突起電極６とダミーの突起電極６
ｂ間は機械的に接続されないため、半導体素子１
と導電リード８の熱膨張係数の違いによる熱スト
レスが湾曲部とダミーの突起電極６ｂで吸収さ
れ、突起電極６及び６ａの剥離、または導電リー
ド８の断線は発生しない。
発明の効果
以上説明した本発明の具体例を実施することに
より、フイルムキヤリアの製造工程及び熱圧着に
おける工数を従来のままで、消費電力が大なる半
導体装置でも半導体素子の面積を大とすることな
く、配線による電圧降下を抑えることが可能な半
導体装置を提供することができる。そして、従来
問題であつたエツジタツチや、各材料の熱膨張係
数の違いによる熱ストレスの問題を完全に解決で
きるという大きな利点が得られる。
より、フイルムキヤリアの製造工程及び熱圧着に
おける工数を従来のままで、消費電力が大なる半
導体装置でも半導体素子の面積を大とすることな
く、配線による電圧降下を抑えることが可能な半
導体装置を提供することができる。そして、従来
問題であつたエツジタツチや、各材料の熱膨張係
数の違いによる熱ストレスの問題を完全に解決で
きるという大きな利点が得られる。
尚、実施例の説明では電源用配線について記述
したが、本発明は信号用配線についても適用でき
ることは明らかである。
したが、本発明は信号用配線についても適用でき
ることは明らかである。
第１図ａは従来の半導体素子内へ導電リードを
伸延したギヤングボンデイング方式の半導体装置
を示す平面図、第１図ｂは第１図ａのＡ−A′断
面図、第２図ａは本発明の半導体装置の一実施例
を示す平面図、第２図ｂは第２図ａのＡ−A′断
面図、第３図は本発明の半導体装置に用いるボン
デイングツールの先端形状を示す図である。 １……半導体素子、２……周辺部の突起電極、
３……第１の導電リード、４……ベースフイル
ム、６，６ａ……内部の突起電極、６ｂ……ダミ
ーの突起電極、８……第２の導電リード。
伸延したギヤングボンデイング方式の半導体装置
を示す平面図、第１図ｂは第１図ａのＡ−A′断
面図、第２図ａは本発明の半導体装置の一実施例
を示す平面図、第２図ｂは第２図ａのＡ−A′断
面図、第３図は本発明の半導体装置に用いるボン
デイングツールの先端形状を示す図である。 １……半導体素子、２……周辺部の突起電極、
３……第１の導電リード、４……ベースフイル
ム、６，６ａ……内部の突起電極、６ｂ……ダミ
ーの突起電極、８……第２の導電リード。
Claims (1)
- １ 周辺部及び内部それぞれに複数個の突起電極
を形成した半導体素子と、前記周辺部の突起電極
にそれぞれ接続される複数本の第１の導電リード
及び前記内部の突起電極に接続される第２の導電
リードを可撓性のベースフイルムに形成したフイ
ルムキヤリアとを具備し、前記半導体素子の周辺
部の突起電極に並設されるように、第２の導電リ
ードをこの第２の導電リードに接続することなく
支持するダミーの突起電極を設け、前記第２の導
電リードの先端部を前記内部の突起電極に対応し
て複数に分岐させてそれぞれ突起電極に接続した
半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58109531A JPS601968A (ja) | 1983-06-17 | 1983-06-17 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58109531A JPS601968A (ja) | 1983-06-17 | 1983-06-17 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS601968A JPS601968A (ja) | 1985-01-08 |
| JPH0469426B2 true JPH0469426B2 (ja) | 1992-11-06 |
Family
ID=14512610
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58109531A Granted JPS601968A (ja) | 1983-06-17 | 1983-06-17 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS601968A (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3269171B2 (ja) * | 1993-04-08 | 2002-03-25 | セイコーエプソン株式会社 | 半導体装置およびそれを有した時計 |
| JP3577913B2 (ja) | 1997-02-27 | 2004-10-20 | セイコーエプソン株式会社 | 半導体装置、およびこれを具備する電子機器 |
| US7326594B2 (en) | 2002-07-31 | 2008-02-05 | Microchip Technology Incorporated | Connecting a plurality of bond pads and/or inner leads with a single bond wire |
| US7157790B2 (en) * | 2002-07-31 | 2007-01-02 | Microchip Technology Inc. | Single die stitch bonding |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS53123074A (en) * | 1977-04-01 | 1978-10-27 | Nec Corp | Semiconductor device |
-
1983
- 1983-06-17 JP JP58109531A patent/JPS601968A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS601968A (ja) | 1985-01-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3232965B2 (ja) | 可撓性光電変換装置の製造方法および可撓性光電変換装置 | |
| JPH0513967A (ja) | 半導体記憶制御装置及びその高密度実装方法 | |
| WO1998010625A1 (en) | An integrated circuit package | |
| JP2828056B2 (ja) | 半導体装置及びその製造方法 | |
| KR100488324B1 (ko) | 집적회로 패키지 | |
| JPH0469426B2 (ja) | ||
| JPH0469425B2 (ja) | ||
| JPS61278160A (ja) | 半導体集積回路用接続装置 | |
| JPH01298731A (ja) | 半導体装置 | |
| JP2819825B2 (ja) | Ｔａｂ内蔵型半導体装置 | |
| JPH05107551A (ja) | 液晶デイスプレイパネルの配線構造 | |
| JP2000183216A (ja) | 半導体装置 | |
| JP3450590B2 (ja) | 集積回路の端子接続構造 | |
| JPH04199563A (ja) | 半導体集積回路用パッケージ | |
| JP3337781B2 (ja) | リードフレームおよびｔａｂテープ | |
| JPH0543770Y2 (ja) | ||
| JP3925280B2 (ja) | 半導体装置の製造方法 | |
| JPS63221380A (ja) | 端子部の構造 | |
| JP2766361B2 (ja) | 半導体装置 | |
| JPS6366959A (ja) | 多重リ−ドフレ−ム | |
| JPS63104435A (ja) | 半導体装置 | |
| JP2768336B2 (ja) | 半導体装置 | |
| JP2568822B2 (ja) | 半導体装置 | |
| JP2002131772A (ja) | 液晶表示装置の構造 | |
| JP2634942B2 (ja) | 半導体装置 |