JPS6366959A - 多重リ−ドフレ−ム - Google Patents

多重リ−ドフレ−ム

Info

Publication number
JPS6366959A
JPS6366959A JP21114586A JP21114586A JPS6366959A JP S6366959 A JPS6366959 A JP S6366959A JP 21114586 A JP21114586 A JP 21114586A JP 21114586 A JP21114586 A JP 21114586A JP S6366959 A JPS6366959 A JP S6366959A
Authority
JP
Japan
Prior art keywords
lead
lead frame
leads
external
sections
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP21114586A
Other languages
English (en)
Inventor
Juichi Nakai
中井 寿一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Industries Co Ltd
Original Assignee
Shinko Electric Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Industries Co Ltd filed Critical Shinko Electric Industries Co Ltd
Priority to JP21114586A priority Critical patent/JPS6366959A/ja
Publication of JPS6366959A publication Critical patent/JPS6366959A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 (産業上の利用分野) 本発明は半導体装置用パッケージなどに用いる多重リー
ドフレームに関し、より詳細には、リード部を重層構造
に形成することにより、パッケージサイズを大きくする
ことなくリードを多ピンに形成することができる多重リ
ードフレームに関する。
(従来の技術とその問題点) 近来、半導体装置に搭載される半導体素子はますます高
集積化し、その端子数が増大していることから、その端
子に対応して多数の入出力用ピンを備えたリードフレー
ムが要望されている。
従来、エツチングまたはプレス加工によってリードフレ
ームを形成する場合、リード幅と各リード間の間隔を板
厚程度以下に抑えることは困難であり、また外部リード
もリード自体の強度を保つため、またはんだ付は等の処
理工程に備えて極端に細くしたりリード間隔をせまくす
ることができない。したがって、一定の面積のリードフ
レームに形成できるリード数には必然的に限界が生じて
く る。
そこで、リード数を増加させるには、リードフレーム本
体の寸法を大きくすることがひとつの方法であるが、リ
ードフレームを大きくするとパ。
ケージサイズが太き(なって実装密度が下がること、ま
た一定のリード間隔を確保しなければならないために半
導体素子を搭載するステージ部と内部リード部先端との
距離が大きくなり、ワイヤボンディングの信頼性および
作業能率が低下する等の問題点がある。
そこで本発明は、上記問題点を解消すべ(なされたもの
であり、その目的とするところは、リードフレームすな
わちパッケージサイズを大きくすることなく、多端子を
有する高集積度の半導体素子に対応して多くのリードを
具備することのできるリードフレームを提供するにある
(問題点を解決するための手段) 本発明は上記問題点を解消するため次の構成を備える。
すなわち、内部リード部、外部リード部およびステージ
部を具備する第一のリードフレームと、外部リード部お
よび前記第一のリードフレームより先端部が後退した内
部リード部を有しステージ部を具備しない第二のリード
フレームを、絶縁スペーサを介して接合したことを特徴
とする。
(実施例) 以下本発明の好適な実施例を添付図面に基づいて詳細に
説明する。
第1図は、本発明に係る一実施例を示すリードフレーム
の断面図である。
10はステージ部、12はこのステージ部に載置される
半導体素子である′。本発明に係るリードフレームは、
リード部を上下の多重構造に形成することを特徴とする
ものである。第1図に示すものはリードを二重にしたも
のを示し、14は内部リード部のうちの下側内部リード
、16は上側内部リードである。
この上側内部リード16の前記ステージ10 (!11
1の先端は、前記下側内部リード14先端からやや後退
するように配設する。18は前記半導体素子12と下側
内部リード14および上側内部リード16とを接続する
ワイヤである。
20は前記下側内部リード14と上側内部リード16と
を電気的に絶縁する絶縁スペーサであり、前記下側内部
リード14と上側内部リード16間に間隙を形成するよ
うに、たとえば接着剤層を有するポリイミドテープ等の
絶縁物を挟んで接合する。
22は二重に形成される外部リード部のうちの内側外部
リード、24は外側外部リードである。
この外部リード部においても、内側内部リード22と外
側内部リード24とを前記絶縁スペーサ20を介して接
合する。リード数を増加するためステージ部10の周囲
に四方からリードが集まった形状のいわゆるクアドタイ
プの樹脂封止用リードフレームを多層構造とする場合は
、前記絶縁テープなどからなる絶縁スペーサ20は、矩
形のリング状とするとともに上側内部リード16の先端
部と下側内部リード14との間、および上側のリードフ
レームと下側のリードフレームのダムバー(図示せず)
との間に設けるのが好適である。
26は前記半導体素子12等のモールド部である。
このように、本実施例に係るリードフレームではリード
部を二重にfl成することにより、リードフレームのパ
ッケージの寸法を大きくすることな(従来のリードフレ
ームにくらべてビン数を倍増させることが可能である。
第2図は上述したリードフレームをソケットに装置した
状態を示す断面図である。
28はソケットであり、30a、30bは前記外部リー
ドに接続するコネクタである。図示するように、このコ
ネクタでは二重の外部リードの構成に対応して、内側外
部リード22と外側外部リード24をソケット28内に
おいてそれぞれ別個のコネクタ30a、30bに接する
ように配設する。
第3図は、前記外部リード部の構成に関する他の実施例
を示す。32はプリント基板等における導体パターンを
示し、図ではプリント基板等の透孔34に前記リードフ
レームの外部リードを位置決めして導体パターン32と
はんだ36によりはんだ付けした断面図を示す。
この実施例においては、前記内側外部リード22と外側
外部リード24の幅方向の両端部を図のようにたがいに
外方に曲げ、これらの外部リードの両端部の間隔を広げ
るとともに前記絶縁スペーサ200両端面をこれらの外
部リードの両端部位置より突出させる。また、前記外部
リードの絶縁スペーサ側の側面22a、24aは、はん
だをはじく表面状態に形成し、一方外部リードの導体パ
ターン32側の側面22b、24bは、はんだを接着し
やすい状態に形成する。このような外部リードの構成に
より、二重に構成したリードフレームをプリント基板等
に接合する際であっても、内側外部リード22と外側外
部リード24とを導通させることなくはんだ付けするこ
とができる。
本発明は樹脂封止型半導体装置用に限られるものではな
く低融点ガラス封止型半導体装置用リードフレームなど
に適用することもできる。
なお上記各実施例においては、リードを二重にしたもの
について説明したが、三重以上の多重とすることもでき
る。
(発明の効果) 本発明によれば、上述したように、リードフレームのリ
ード部を多重に七で立体的に構成したから、従来のリー
ドフレームのサイズを大きくすることなく多数のリード
を備えたリードフレームを容易に形成することができる
。その結果、多数の端子を有する半導体素子においても
十分対応することができるリードフレームを容易に提供
することができるという著効を奏する。
以上本発明につき好適な実施例を挙げて種々説明したが
、本発明はこの実施例に限定されるものではなく、発明
の精神を逸脱しない範囲内で多くの改変を施し得るのは
もちろんのことである。
【図面の簡単な説明】
第1図は本発明に係る一実施例を示すリードフレームの
断面図、第2図はソケットにリードフレームを装置した
状態を示す断面図、第3図は基板とリードとのはんだ付
は部分を示す断面図である。 10・・・ステージ部、 12・・・半導体素子、 1
4・・・下側内部リード、  16・・・上側内部リー
ド、  18・・・ワイヤ、20・・・絶縁スペーサ、
 22・・・内側外部リード、  24・・・外側外部
リード、22a、24a・・・外部リード内側面、22
b、24b・・・外部リード外側面、26・・・モール
ド部、  28・・・ソケット、30a、30b−−−
コネクタ、 32・・・導体パターン、  34・・・透孔、36・
・・はんだ。

Claims (1)

  1. 【特許請求の範囲】 1、内部リード部、外部リード部およびステージ部を具
    備する第一のリードフレームと、外部リード部および前
    記第一のリードフレームより先端部が後退した内部リー
    ド部を有しステージ部を具備しない第二のリードフレー
    ムを、絶縁スペーサを介して接合したことを特徴とする
    多重リードフレーム。 2、前記外部リード部は、その端部において幅方向の両
    端部がたがいに外方へ曲げられたことを特徴とする特許
    請求の範囲第1項記載の多重リードフレーム。
JP21114586A 1986-09-08 1986-09-08 多重リ−ドフレ−ム Pending JPS6366959A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP21114586A JPS6366959A (ja) 1986-09-08 1986-09-08 多重リ−ドフレ−ム

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP21114586A JPS6366959A (ja) 1986-09-08 1986-09-08 多重リ−ドフレ−ム

Publications (1)

Publication Number Publication Date
JPS6366959A true JPS6366959A (ja) 1988-03-25

Family

ID=16601125

Family Applications (1)

Application Number Title Priority Date Filing Date
JP21114586A Pending JPS6366959A (ja) 1986-09-08 1986-09-08 多重リ−ドフレ−ム

Country Status (1)

Country Link
JP (1) JPS6366959A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4912547A (en) * 1989-01-30 1990-03-27 International Business Machines Corporation Tape bonded semiconductor device
FR2664097A1 (fr) * 1990-06-28 1992-01-03 Sgs Thomson Microelectronics Boitier de circuit integre et son procede de fabrication.
JPH04108404U (ja) * 1991-03-04 1992-09-18 不二精工株式会社 ビードワイヤ
DE102008021622A1 (de) * 2008-04-30 2009-11-05 Osram Opto Semiconductors Gmbh Trägereinheit für ein elektronisches Bauteil und Verfahren zu dessen Herstellung

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4912547A (en) * 1989-01-30 1990-03-27 International Business Machines Corporation Tape bonded semiconductor device
FR2664097A1 (fr) * 1990-06-28 1992-01-03 Sgs Thomson Microelectronics Boitier de circuit integre et son procede de fabrication.
JPH04108404U (ja) * 1991-03-04 1992-09-18 不二精工株式会社 ビードワイヤ
DE102008021622A1 (de) * 2008-04-30 2009-11-05 Osram Opto Semiconductors Gmbh Trägereinheit für ein elektronisches Bauteil und Verfahren zu dessen Herstellung

Similar Documents

Publication Publication Date Title
JP4412439B2 (ja) メモリモジュール及びその製造方法
JPH0448767A (ja) 樹脂封止型半導体装置
US5151771A (en) High lead count circuit board for connecting electronic components to an external circuit
JPS5998543A (ja) 半導体装置
KR19990063447A (ko) 반도체 장치와 그 제조방법
JPH01137660A (ja) 半導体装置
JPH0472750A (ja) ガラス封止型半導体装置
JPH02343A (ja) 電子部品搭載用基板
JPH05343610A (ja) 混成集積回路装置
JPS6231497B2 (ja)
JP3218724B2 (ja) 半導体素子実装体及びその製造方法
JPH0558597B2 (ja)
JPS60200559A (ja) メモリモジュール
JPS6112053A (ja) リ−ドフレ−ム
JPH03261153A (ja) 半導体装置用パッケージ
JPH0448769A (ja) 半導体装置
JPS6342860B2 (ja)
JP2784209B2 (ja) 半導体装置
JPS6329566A (ja) 半導体装置
JP2840293B2 (ja) Tab用テープ及びこれを用いた半導体装置
JP2826518B2 (ja) 半導体装置
JPH0430441A (ja) 半導体装置
JPH03276737A (ja) 半導体装置
JPH031551A (ja) 樹脂封止型半導体装置
JPH023954A (ja) 集積回路装置